參考電壓Vref對(duì)晶體管101的柵電極施加電偏壓。晶體管102的柵電極電連接至節(jié)點(diǎn)14。節(jié)點(diǎn)14的電壓電平等于LD010的輸出電壓Vo。晶體管101、102的源電極電連接至晶體管107的漏電極(節(jié)點(diǎn)15)。晶體管107將直流(DC)電流提供給放大器級(jí)100。晶體管101的漏電極電連接至節(jié)點(diǎn)11，并且晶體管102的漏電極電連接至節(jié)點(diǎn)12。在一些實(shí)施例中，晶體管101、102、107是N型金屬氧化物半導(dǎo)體(NMOS)晶體管。
[0039]晶體管107的源電極電連接至提供第二電壓(例如，接地電壓)的第二電壓源節(jié)點(diǎn)。晶體管107的柵電極電連接至晶體管110的柵電極(節(jié)點(diǎn)18)。在一些實(shí)施例中，晶體管110是NMOS晶體管。晶體管110的漏電極電連接至提供偏置電流Ibias的電流源111。晶體管110的源電極電連接至第二電壓源節(jié)點(diǎn)。
[0040]晶體管103、104是分別電連接至晶體管101、102的有源負(fù)載。晶體管103的漏電極電連接至晶體管101的漏電極。晶體管103的柵電極電連接至晶體管103的漏電極。晶體管103的源電極電連接至提供第一電壓VDD的第一電壓源節(jié)點(diǎn)。
[0041]晶體管104的漏電極電連接至晶體管102的漏電極。晶體管104的柵電極電連接至晶體管104的漏電極。晶體管104的源電極電連接至第一電壓源節(jié)點(diǎn)。在一些實(shí)施例中，晶體管103、104是P型金屬氧化物半導(dǎo)體(PMOS)晶體管。
[0042]晶體管120、121是電連接至節(jié)點(diǎn)12的第二放大器級(jí)。在一些實(shí)施例中，晶體管120是PMOS晶體管，并且晶體管121是匪OS晶體管。晶體管120的源電極電連接至第一電壓源節(jié)點(diǎn)。晶體管120的柵電極電連接至節(jié)點(diǎn)12。晶體管120的漏電極電連接至節(jié)點(diǎn)17。
[0043]晶體管121的源電極電連接至第二電壓源節(jié)點(diǎn)。晶體管121的柵電極電連接至節(jié)點(diǎn)16。晶體管121的漏電極電連接至節(jié)點(diǎn)17 (晶體管120的漏電極)。
[0044]晶體管130、131是電連接至節(jié)點(diǎn)11、第二放大器級(jí)、以及次級(jí)偏置電流源140的鏡像電流源(current mirror)。在一些實(shí)施例中，晶體管130是PMOS晶體管，并且晶體管131是NMOS晶體管。晶體管130的源電極電連接至第一電壓源節(jié)點(diǎn)。晶體管130的柵電極電連接至節(jié)點(diǎn)11。晶體管130的漏電極電連接至晶體管131的漏電極。晶體管131的柵電極電連接至晶體管131的漏電極。晶體管131的柵電極進(jìn)一步電連接至晶體管121的柵電極。晶體管131的源電極電連接至第二電壓源節(jié)點(diǎn)。晶體管131是以二極管接法(d1de-connected)連接的。
[0045]在一些實(shí)施例中，次級(jí)偏置電流源140 (或“晶體管140”)是NMOS晶體管。晶體管140的漏電極電連接至晶體管101、102的源電極(節(jié)點(diǎn)15)。晶體管140的柵電極電連接至晶體管131的柵電極(節(jié)點(diǎn)16)。晶體管140的源電極電連接至第二電壓源節(jié)點(diǎn)。
[0046]晶體管150是電連接至晶體管120和對(duì)應(yīng)于LD010的輸出端的節(jié)點(diǎn)14的緩沖級(jí)。在一些實(shí)施例中，晶體管150是PMOS晶體管。晶體管150的源電極電連接至第一電壓源節(jié)點(diǎn)。晶體管150的柵電極電連接至晶體管120的漏電極(節(jié)點(diǎn)17)。晶體管150的漏電極電連接至晶體管102的柵電極(節(jié)點(diǎn)14)。
[0047]電容器160電連接至對(duì)應(yīng)于LD010的輸出端的節(jié)點(diǎn)14。在一些實(shí)施例中，電容器160是多晶娃電容器、金屬-氧化物-金屬電容器、金屬-絕緣體-金屬電容器、或者另一此類集成電容器。在一些實(shí)施例中，電容器160是外部電容器。電容器160的第一電極電連接至晶體管102的柵電極(節(jié)點(diǎn)14)。電容器160的第二電極電連接至第二電壓源節(jié)點(diǎn)。
[0048]在一些實(shí)施例中，放大器級(jí)100進(jìn)一步包括晶體管105、106，在正常操作期間，在放大器級(jí)100中建立正反饋。晶體管105的源電極電連接至第一電壓源節(jié)點(diǎn)。晶體管105的柵電極電連接至晶體管102、104的漏電極(節(jié)點(diǎn)12)。晶體管105的漏電極電連接至晶體管101,103的漏電極(節(jié)點(diǎn)11)。
[0049]通過晶體管101、102、103和104形成誤差放大器(EA)以使Vo等于Vref。閉合連接的晶體管105和106形成了用于正反饋回路的鎖存器，從而加速了誤差放大器的操作。晶體管120從晶體管104鏡像漏極電流。晶體管130和131鏡像了晶體管103至晶體管121和140的漏極電流。晶體管140的增加的漏極電流加速了誤差放大器的操作。將通過晶體管120和121的差分電流測定節(jié)點(diǎn)17處的節(jié)點(diǎn)電壓，并且產(chǎn)生軌到軌的電流增大(swing)。節(jié)點(diǎn)17處的節(jié)點(diǎn)電壓將驅(qū)動(dòng)傳輸晶體管PMOS (150)。可以可選擇地添加下拉支路以支持Vout的過沖?？蛇x擇的采用橫跨Vo的米勒電容(Cdet)以及傳輸晶體管的柵極作為峰值檢測器。
[0050]晶體管106的源電極電連接至第一電壓源節(jié)點(diǎn)。晶體管106的柵電極電連接至晶體管101、103的漏電極(節(jié)點(diǎn)11)。晶體管106的漏電極電連接至晶體管102、104的漏電極(節(jié)點(diǎn)12)。
[0051]在正常操作期間，晶體管107 (Ml)將偏置電流Ibias鏡像(mirror)至放大器級(jí)100的晶體管101至106。通過晶體管150和電容器160，在節(jié)點(diǎn)14處建立輸出電壓Vo。晶體管150的驅(qū)動(dòng)強(qiáng)度取決于晶體管150的柵極至源極電壓VSG (VDD和節(jié)點(diǎn)17之間的電壓)。通過晶體管120與晶體管121相比的電流驅(qū)動(dòng)的相對(duì)強(qiáng)弱，來確定節(jié)點(diǎn)17處的電壓。當(dāng)晶體管120的導(dǎo)通強(qiáng)于晶體管121的導(dǎo)通時(shí)，朝向第一功率供電節(jié)點(diǎn)的第一供電電壓(VDD)更強(qiáng)地拉動(dòng)節(jié)點(diǎn)17處的電壓。當(dāng)晶體管121的導(dǎo)通強(qiáng)于晶體管120的導(dǎo)通時(shí)，朝向第二功率供電節(jié)點(diǎn)的第二供電電壓(例如，接地電壓)更強(qiáng)地拉動(dòng)節(jié)點(diǎn)17處的電壓。為了提高輸出電壓Vo，節(jié)點(diǎn)17處的電壓可以降低，以提高晶體管150的驅(qū)動(dòng)強(qiáng)度(漏電流)。為了降低輸出電壓Vo，節(jié)點(diǎn)17處的電壓可以增加，以降低晶體管150的驅(qū)動(dòng)強(qiáng)度。
[0052]放大器級(jí)100將輸出電壓Vo與參考電壓Vref進(jìn)行比較。相對(duì)于晶體管101(M3)而言，輸出電壓Vo的下降(下沖)降低了晶體管102 (M4)的驅(qū)動(dòng)強(qiáng)度(漏電流)。當(dāng)從LD010所引出的電流突然或急劇地增大時(shí)(例如，當(dāng)由LD010所提供的大量器件被導(dǎo)通時(shí))，可能會(huì)發(fā)生下降。由于降低了晶體管102的驅(qū)動(dòng)強(qiáng)度，流過晶體管102、104、106的電流將減小，并且流過晶體管101、103、105的電流將上升。晶體管120鏡像(mirror)晶體管102的漏電流，并且晶體管130鏡像晶體管103的漏電流。流過晶體管130、131的鏡像的漏電流再次通過晶體管121進(jìn)行鏡像。從而，通過放大器級(jí)100感測輸出電壓Vo的下降，并且將其反饋至晶體管121，從而降低節(jié)點(diǎn)17的電壓。用于控制輸出電壓Vo的反饋路徑包括晶體管102、101和130。節(jié)點(diǎn)17處電壓的降低加強(qiáng)了由晶體管150所驅(qū)動(dòng)的漏電流，以朝向參考電壓Vref拉回輸出電壓。當(dāng)在輸出電壓Vo中出現(xiàn)上升(過沖)時(shí)，反向機(jī)制下拉輸出電壓Vo0該上升通過晶體管102、104、106增強(qiáng)晶體管120的驅(qū)動(dòng)，并且通過反饋路徑削弱晶體管121的驅(qū)動(dòng)。在這些條件下，上拉節(jié)點(diǎn)17處的電壓，從而減小通過晶體管150提供給電容器160的電荷的比率，并且當(dāng)通過電連接至LD010的電路從LD010引出電流時(shí)，降低輸出電壓Vo。
[0053]在下沖事件期間，晶體管140加速放大器級(jí)100的響應(yīng)時(shí)間。當(dāng)下沖發(fā)生時(shí)，晶體管103的漏電流增大。通過晶體管130鏡像晶體管103的漏電流。由于流過晶體管131(Mll)的鏡像電流(晶體管130的漏電流)的增大，導(dǎo)致節(jié)點(diǎn)16處的電壓增加。節(jié)點(diǎn)16處的電壓的增加增大了晶體管140的柵源電壓(VGS)。晶體管140的VGS的增加使晶體管140更強(qiáng)地導(dǎo)通，從而將更高的電流提供給放大器級(jí)100。因此，更快地上拉節(jié)點(diǎn)16處的電壓，從而更快地下拉節(jié)點(diǎn)17處的電壓，并且更快地上拉輸出電壓Vo。
[0054]在一些實(shí)施例中，LDO的放大器級(jí)100進(jìn)一步包括晶體管105、106。晶體管105、106交叉耦合，并且在放大器級(jí)100中提供正反饋，以進(jìn)一步加速放大器級(jí)100的響應(yīng)時(shí)間。晶體管105、106的源電極電連接至第一電壓源節(jié)點(diǎn)。晶體管105的柵電極電連接至晶體管
102、104、106的漏電極。晶體管106的柵電極電連接至晶體管101、103、105的漏電極。
[0055]在下沖事件中，節(jié)點(diǎn)12處的電壓上升，并且節(jié)點(diǎn)11處的電壓下降。節(jié)點(diǎn)11處電壓的下降加強(qiáng)了晶體管106的電流驅(qū)動(dòng)，從而有助于增強(qiáng)朝向第一電壓VDD的電壓12的上拉。節(jié)點(diǎn)12處電壓的上升削弱了晶體管105的電流驅(qū)動(dòng)，從而允許節(jié)點(diǎn)11處的電壓通過晶體管101更快速地下拉。
[0056]在一些實(shí)施例中，LD010包括晶體管140和晶體管130、131。在一些實(shí)施例中，LD010包括晶體管105、1