本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及cmos模擬集成電路設(shè)計(jì)領(lǐng)域，具體地，涉及一種無片外電容的低壓差線性穩(wěn)壓器(owdropoutregulator，簡(jiǎn)稱ldo)電路設(shè)計(jì)。

背景技術(shù)：

隨著集成電路技術(shù)的發(fā)展，芯片級(jí)系統(tǒng)(systemonchip，簡(jiǎn)稱soc)獲得了廣泛應(yīng)用。soc芯片片內(nèi)通常包括模擬模塊、數(shù)字模塊以及射頻模塊。本領(lǐng)域技術(shù)人員清楚，各個(gè)模塊間會(huì)通過電源串?dāng)_影響整體芯片的性能，為保證芯片的低功耗和高性能，soc片內(nèi)電源管理愈發(fā)受到重視。

ldo(lowdropoutregulator，低壓差線性穩(wěn)壓器)在cmos集成電路尤其是低功耗電路設(shè)計(jì)中應(yīng)用廣泛，即ldo由于具有低功耗、低紋波和低噪聲的優(yōu)點(diǎn)，在soc芯片電源管理模塊中內(nèi)應(yīng)用廣泛。

而普通的ldo在重載情況下會(huì)使得誤差放大模塊的輸出極點(diǎn)和主極點(diǎn)相距太近，從而容易導(dǎo)致電路不穩(wěn)定。通常情況下的解決方案是需要外接片外電容，用于實(shí)現(xiàn)頻率補(bǔ)償和輸出濾波，由于soc芯片引腳數(shù)有限，因此，不需要片外電容的ldo更適合soc芯片使用。

然而，現(xiàn)有技術(shù)中的無片外電容ldo采用pmos晶體管做輸出調(diào)整管，存在電源抑制比較差的缺點(diǎn)，不適用于高質(zhì)量soc芯片電源管理模塊中。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)上述現(xiàn)有技術(shù)存在的技術(shù)缺陷，本專利提供一種無片外電容ldo電路。為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下：

一種無片外電容ldo電路，其包括：

誤差放大模塊，其具有一個(gè)正向輸入端、一個(gè)反向輸入端和輸出端，所述正向輸入端與參考電壓信號(hào)vref相連；

頻率補(bǔ)償模塊，其輸入端與所述誤差放大模塊的輸出端相連；用于保證所述無片外電容ldo反饋環(huán)路的穩(wěn)定性；

高電壓控制模塊，與所述頻率補(bǔ)償模塊的輸出端相連；

電壓反饋輸出模塊，分別與所述誤差放大模塊、所述頻率補(bǔ)償模塊和所述高電壓控制模塊相連，其包括nmos晶體管m14、依次串聯(lián)的第一反饋電阻r2和第二反饋電阻r3，所述nmos晶體管m14即為所述無片外電容ldo的調(diào)整管，用于實(shí)現(xiàn)ldo電壓輸出及反饋控制；其中，所述高電壓控制模塊的輸出端與所述nmos晶體管m14的柵極相連，用于產(chǎn)生和控制ldo調(diào)整管的柵極電壓；所述mos晶體管m1的漏極和第一反饋電阻r2的一端相連，連接點(diǎn)是所述無片外電容ldo電路的輸出端；與所述mos晶體管m1晶體管相連的第一反饋電阻的另一端與所述第二反饋電阻r3的一端和所述誤差放大器的反向輸入端相連。

進(jìn)一步，所述的誤差放大模塊由pmos晶體管m1、pmos晶體管m2、功率pnmos晶體管m3、nmos晶體管m4和nmos晶體管m5構(gòu)成；pmos晶體管m1的柵極與參考電壓vref相連，pmos晶體管m2的柵極與反饋電壓vfb相連，所述pmos晶體管m1、pmos晶體管m2的源極與pmos晶體管m3的漏極相互連接；所述pmos晶體管m3的柵極與偏置電壓vb1相連，所述pmos晶體管m3的源極與電源正極vdd相連；所述pmos晶體管m1和pmos晶體管m2的漏極分別與nmos晶體管m4和nmos晶體管m5的漏極相連接；所述nmos晶體管m4的漏極與柵極相連，所述nmos晶體管m4和m5的源極與電源負(fù)極vss相連。

進(jìn)一步，所述的頻率補(bǔ)償模塊由pmos管m6和nmos管m7及電阻r1構(gòu)成；所述pmos管m6的柵極與偏置電壓vb1相連，所述pmos管m6的源極與電源正極vdd相連，所述pmos管m6的漏極與電阻r1的一端、nmos管m7的漏極相互連接與節(jié)點(diǎn)n2；所述電阻r1的另一端與pmos管m2的漏極及nmos管m7的柵極相互連接于節(jié)點(diǎn)n1，所述nmos管m7的源極與電源負(fù)極vss相連。

進(jìn)一步，所述的高電壓控制模塊由電荷泵、電阻r3、nmos晶體管m8、nmos晶體管m9、nmos晶體管m10、pmos晶體管m11、pmos晶體管m12及nmos晶體管m13構(gòu)成；所述nmos晶體管m8的柵極與節(jié)點(diǎn)n2相連接，所述nmos晶體管m8的源極接電源負(fù)極vss，所述nmos晶體管m8的漏極與nmos晶體管m9的源極相連；所述nmos晶體管m9的漏極與nmos晶體管m10的源極、pmos晶體管m11的漏極相互連接；所述nmos晶體管m10的漏極與電阻r3的一端相連于節(jié)點(diǎn)n3，所述nmos晶體管m10柵極與偏置電壓vb2相連；所述電阻r3的另一端與電荷泵的輸出端相連；所述pmos晶體管m11與pmos晶體管m12的柵極相互連接并且與偏置電壓vb3相連，所述pmos晶體管m11，pmos晶體管m12的源極均與電源正極vdd相連；所述pmos管m12的漏極與nmos晶體管m9的柵極、nmos管m13的柵極和漏極相互連接；所述nmos晶體管m13的源極與電源負(fù)極vss相連。

進(jìn)一步，所述的電荷泵用于產(chǎn)生輸出一個(gè)高于電源的高電壓。

進(jìn)一步，所述nmos晶體管m14的柵極與節(jié)點(diǎn)n3相連，所述nmos晶體管m14的漏極與電源正極vdd相連，所述nmos晶體管m14的源極與所述第二反饋電阻r3的一端相連并且該連接點(diǎn)為ldo的輸出端vout；所述第二反饋電阻r3的另一端與第一反饋電阻r2的一端相連作為反饋電壓節(jié)點(diǎn)vfb與pmos晶體管m2的柵極相互連接，所述第一反饋電阻r2的另一端與電源負(fù)極vss相連。

進(jìn)一步，所述的第一反饋電阻r2和第二反饋電阻r3確保所述的無片外電容的ldo電路的輸出信號(hào)與反饋電壓信號(hào)的具有線性關(guān)系。

進(jìn)一步，所述的誤差放大模塊為單級(jí)放大結(jié)構(gòu)或多級(jí)放大結(jié)構(gòu)。

進(jìn)一步，所述的第一反饋電阻r2和第二反饋電阻r3為兩個(gè)單獨(dú)的電阻。

進(jìn)一步，所述的第一反饋電阻r2和第二反饋電阻r3分別由兩組多個(gè)電阻組成。

從上述技術(shù)方案可以看出，本發(fā)明所采用的技術(shù)方案一種無片外電容ldo電路是通過對(duì)輸出電壓進(jìn)行檢測(cè)，將輸出電壓的變化通過電流迅速反饋到電路中，快速改變功率管電流，從而使得輸出電壓很快恢復(fù)穩(wěn)定。具體地，本發(fā)明中的電壓反饋輸出模塊分別與誤差放大模塊、頻率補(bǔ)償模塊和高電壓控制模塊相連，其包括的nmos晶體管m14即為無片外電容ldo的調(diào)整管，用于實(shí)現(xiàn)ldo電壓輸出及反饋控制。本發(fā)明可用于soc芯片內(nèi)，不需要外接片外電容、電源抑制比高、瞬態(tài)響應(yīng)快、電路架構(gòu)簡(jiǎn)單穩(wěn)定且易于廣泛推廣使用。

附圖說明

圖1所示為本發(fā)明無片外電容ldo的一較佳實(shí)施例的電路示意圖

具體實(shí)施方式

下面結(jié)合附圖1，對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步的詳細(xì)說明。需說明的是，附圖均采用非常簡(jiǎn)化的形式、使用非精準(zhǔn)的比例，且僅用以方便、清晰地達(dá)到輔助說明本實(shí)施例的目的。

請(qǐng)參閱圖1，圖1所示為本發(fā)明無片外電容ldo電路的一較佳實(shí)施例的電路示意圖。如圖所示，在本發(fā)明的實(shí)施例中，該無片外電容ldo電路包括誤差放大器模塊(如虛線框1所示)、頻率補(bǔ)償模塊(如虛線框2所示)、高電壓控制模塊(如虛線框3所示)和電壓反饋輸出模塊(如虛線框4所示)。

其中，誤差放大器1用于實(shí)現(xiàn)輸入?yún)⒖茧妷号c反饋電壓的誤差放大；頻率補(bǔ)償模塊2用于保證ldo反饋環(huán)路的穩(wěn)定性；高電壓控制模塊3用于產(chǎn)生和控制ldo調(diào)整管的柵極電壓；電壓反饋輸出模塊4用于實(shí)現(xiàn)ldo電壓輸出及反饋控制。

如圖1所示，誤差放大模塊1具有一個(gè)正向輸入端、一個(gè)反向輸入端和輸出端，正向輸入端與參考電壓信號(hào)vref相連；頻率補(bǔ)償模塊2的輸入端與誤差放大模塊的輸出端相連；用于保證所述無片外電容ldo反饋環(huán)路的穩(wěn)定性；高電壓控制模塊3與頻率補(bǔ)償模塊2的輸出端相連；電壓反饋輸出模塊4分別與誤差放大模塊1、頻率補(bǔ)償模塊2和高電壓控制模塊3相連。

在本發(fā)明的實(shí)施例中，高電壓控制模塊3包括nmos晶體管m14、依次串聯(lián)的第一反饋電阻r2和第二反饋電阻r3，所述nmos晶體管m14即為所述無片外電容ldo的調(diào)整管，用于實(shí)現(xiàn)ldo電壓輸出及反饋控制；其中，所述高電壓控制模塊的輸出端與nmos晶體管m14的柵極相連，用于產(chǎn)生和控制ldo調(diào)整管的柵極電壓；mos晶體管m1的漏極和第一反饋電阻r2的一端相連，連接點(diǎn)是無片外電容ldo電路的輸出端；與mos晶體管m1晶體管相連的第一反饋電阻的另一端與所述第二反饋電阻r3的一端和誤差放大器的反向輸入端相連。

需要說明的是，在本發(fā)明的實(shí)施例中，高電壓控制模塊3中的mos管必須是nmos晶體管，即nmos晶體管m14，本發(fā)明就是根據(jù)nmos晶體管m14的特性，配套設(shè)計(jì)了誤差放大模塊1、頻率補(bǔ)償模塊2和高電壓控制模塊3，以及電壓反饋輸出模塊4同誤差放大模塊1、頻率補(bǔ)償模塊2和高電壓控制模塊3的具體連接關(guān)系。

在本發(fā)明的實(shí)施例中，電路電源正極為vdd,電源負(fù)極為vss。

誤差放大器模塊1可以由pmos晶體管m1、pmos晶體管m2、功率pnmos晶體管m3、nmos晶體管m4和nmos晶體管m5構(gòu)成；pmos晶體管m1的柵極與參考電壓vref相連，pmos晶體管m2的柵極與反饋電壓vfb相連，pmos晶體管m1、pmos晶體管m2的源極與pmos晶體管m3的漏極相互連接；pmos晶體管m3的柵極與偏置電壓vb1相連，pmos晶體管m3的源極與電源正極vdd相連；pmos晶體管m1和pmos晶體管m2的漏極分別與nmos晶體管m4和nmos晶體管m5的漏極相連接；nmos晶體管m4的漏極與柵極相連，nmos晶體管m4和m5的源極與電源負(fù)極vss相連。

需要說明的是，誤差放大模塊1可以為任意變形結(jié)構(gòu)類型的雙輸入單輸出放大器，誤差放大模塊1也可以為單級(jí)放大結(jié)構(gòu)或多級(jí)放大結(jié)構(gòu)。

在本發(fā)明的一個(gè)較佳實(shí)施例中，頻率補(bǔ)償模塊2可以由pmos管m6和nmos管m7及電阻r1構(gòu)成；pmos管m6的柵極與偏置電壓vb1相連，pmos管m6的源極與電源正極vdd相連，pmos管m6的漏極與電阻r1的一端、nmos管m7的漏極相互連接與節(jié)點(diǎn)n2；電阻r1的另一端與pmos管m2的漏極及nmos管m7的柵極相互連接于節(jié)點(diǎn)n1，nmos管m7的源極與電源負(fù)極vss相連。

如圖1所示，高電壓控制模塊由電荷泵、電阻r3、nmos晶體管m8、nmos晶體管m9、nmos晶體管m10、pmos晶體管m11、pmos管m12及nmos晶體管m13構(gòu)成；nmos晶體管m8的柵極與節(jié)點(diǎn)n2相連接，nmos晶體管m8的源極接電源負(fù)極vss，nmos晶體管m8的漏極與nmos晶體管m9的源極相連；nmos晶體管m9的漏極與nmos晶體管m10的源極、pmos晶體管m11的漏極相互連接；nmos晶體管m10的漏極與電阻r3的一端相連于節(jié)點(diǎn)n3，nmos晶體管m10柵極與偏置電壓vb2相連；電阻r3的另一端與電荷泵的輸出端相連；pmos晶體管m11與pmos晶體管m12的柵極相互連接并且與偏置電壓vb3相連，pmos晶體管m11，pmos晶體管m12的源極均與電源正極vdd相連；pmos管m12的漏極與nmos晶體管m9的柵極、nmos管m13的柵極和漏極相互連接；nmos晶體管m13的源極與電源負(fù)極vss相連。

在本發(fā)明的實(shí)施例中，nmos晶體管m14的柵極與節(jié)點(diǎn)n3相連，nmos晶體管m14的漏極與電源正極vdd相連，nmos晶體管m14的源極與所述第二反饋電阻r3的一端相連并且該連接點(diǎn)為ldo的輸出端vout；第二反饋電阻r3的另一端與第一反饋電阻r2的一端相連作為反饋電壓節(jié)點(diǎn)vfb與pmos晶體管m2的柵極相互連接，所述第一反饋電阻r2的另一端與電源負(fù)極vss相連。

本發(fā)明實(shí)施例的工作原理分析如下：

vref為參考電壓源，ldo的輸出電壓為vout，反饋信號(hào)vfb和無片外電容的ldo電路的輸出信號(hào)vout始終滿足以下關(guān)系：

其中：第一反饋電阻r2和第二反饋電阻r3為固定阻值的電阻，則無片外電容的低壓差線性穩(wěn)壓器電路的輸出信號(hào)vout和vfb保持正向線性關(guān)系。在本發(fā)明的實(shí)施例之中，第一反饋電阻r2和第二反饋電阻r3可以為兩個(gè)單獨(dú)的電阻，或第一反饋電阻r2和第二反饋電阻r3可以分別由兩組多個(gè)電阻組成，即第一反饋電阻r2和第二反饋電阻r3確保無片外電容的ldo電路的輸出信號(hào)與反饋輸出信號(hào)的具有線性關(guān)系。通過調(diào)整電阻r2，r3的阻值，即可調(diào)整ldo的最終輸出電壓vout。

當(dāng)負(fù)載電流突然由大變小時(shí)，反饋電壓vfb突然升高，使得pmos晶體管m2漏電流降低，節(jié)點(diǎn)n1電壓降低，節(jié)點(diǎn)n2電壓迅速升高，nmos晶體管m5流入更多電流。nmos晶體管m8的漏極電壓迅速降低，相應(yīng)節(jié)點(diǎn)n3電壓迅速降低，使得輸出電壓vout降低。

當(dāng)負(fù)載電流突然由小變大時(shí)，在該相反的調(diào)整調(diào)節(jié)過程中，頻率補(bǔ)償模塊2與電荷泵的使用大大提高了該ldo的瞬態(tài)響應(yīng)速度。

綜上所述，本發(fā)明的實(shí)施例中的技術(shù)方案中，電壓反饋輸出模塊分別與誤差放大模塊、頻率補(bǔ)償模塊和高電壓控制模塊相連，其包括的nmos晶體管m14即為無片外電容ldo的調(diào)整管，用于實(shí)現(xiàn)ldo電壓輸出及反饋控制。本發(fā)明可用于soc芯片內(nèi)，不需要外接片外電容、電源抑制比高、瞬態(tài)響應(yīng)快、電路架構(gòu)簡(jiǎn)單、穩(wěn)定且易于廣泛推廣使用。

以上所述的僅為本發(fā)明的優(yōu)選實(shí)施例，所述實(shí)施例并非用以限制本發(fā)明的專利保護(hù)范圍，因此凡是運(yùn)用本發(fā)明的說明及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應(yīng)包含在本發(fā)明的保護(hù)范圍內(nèi)。