本發(fā)明涉及單頻率信號(hào)中噪聲處理技術(shù)領(lǐng)域，特別是涉及一種適用于環(huán)境噪聲干擾較強(qiáng)的基于ica的濾除信號(hào)中噪聲干擾的采樣系統(tǒng)。

背景技術(shù)：

電力和醫(yī)療等領(lǐng)域的信號(hào)采集與處理是研究工作中必不可少的一個(gè)環(huán)節(jié)，而環(huán)境中的噪聲會(huì)不同程度地影響采集到的信號(hào)的純凈度，尤其是環(huán)境噪聲較強(qiáng)時(shí)甚至?xí)?dǎo)致信號(hào)失真，對(duì)后期信號(hào)分析工作造成很大干擾。目前濾除單頻率信號(hào)中噪聲干擾的方法有硬件濾波和軟件濾波，其中硬件濾波濾除效果較差，即濾波后的信號(hào)含有噪聲成分較高，且系統(tǒng)抗干擾能力較差；軟件方法濾波效果較好，大部分是在上位機(jī)中進(jìn)行濾波工作，對(duì)于某些需要現(xiàn)場(chǎng)作業(yè)的工況來說其便利性較差。

技術(shù)實(shí)現(xiàn)要素：

(一)要解決的技術(shù)問題

鑒于上述技術(shù)問題，本發(fā)明提供了一種基于ica的濾除信號(hào)中噪聲干擾的采樣系統(tǒng)。本發(fā)明將可自定義中心頻率的硬件濾波和基于fpga的ica算法相結(jié)合，提供了一種結(jié)構(gòu)緊湊、便攜、靈活性高、尤其針對(duì)信號(hào)中強(qiáng)噪聲干擾的應(yīng)用環(huán)境的濾波采樣系統(tǒng)。

(二)技術(shù)方案

根據(jù)本發(fā)明的一個(gè)方面，提供了一種基于ica的濾除信號(hào)中噪聲干擾的采樣系統(tǒng)，包括：信號(hào)采樣處理模塊以及用戶控制模塊，信號(hào)采樣處理模塊其中包括fpga控制模塊，其包括以可配置ip核為核心的ica處理器；用戶控制模塊與信號(hào)采樣處理模塊相連接，用于發(fā)送命令控制所述信號(hào)采樣處理模塊內(nèi)各個(gè)模塊的工作以及實(shí)現(xiàn)與所述信號(hào)采樣處理模塊的數(shù)據(jù)交互。

(三)有益效果

從上述技術(shù)方案可以看出，本發(fā)明基于ica的濾除信號(hào)中噪聲干擾的采樣系統(tǒng)至少具有以下有益效果其中之一：

(1)本發(fā)明中用戶可通過用戶控制模塊自定義減少ica處理器輸入信號(hào)路數(shù)來獲得更高處理速度，以滿足應(yīng)用環(huán)境對(duì)系統(tǒng)實(shí)時(shí)性的要求；或增加ica處理器輸入信號(hào)路數(shù)來提高處理結(jié)果精度，可應(yīng)用于強(qiáng)噪聲干擾的環(huán)境中；

(2)本發(fā)明中用戶可通過用戶控制模塊自定義配置信號(hào)頻率和噪聲頻率，靈活性高；

(3)本發(fā)明實(shí)現(xiàn)了信號(hào)采樣處理模塊與用戶控制模塊協(xié)同工作，集fpga和mcu控制、濾波、采樣、傳輸、存儲(chǔ)于一體，結(jié)構(gòu)緊湊，且fpga擁有大量通用io，方便配置系統(tǒng)及功能擴(kuò)展；

(4)本發(fā)明基于ica的濾除信號(hào)中噪聲干擾的采樣系統(tǒng)，采樣系統(tǒng)集成于一塊電路板上，具有較強(qiáng)的便攜性。

附圖說明

圖1為本發(fā)明實(shí)施例基于ica的濾除信號(hào)中噪聲干擾的采樣系統(tǒng)結(jié)構(gòu)示意圖。

圖2為本發(fā)明實(shí)施例fpga控制模塊結(jié)構(gòu)原理示意圖。

【主要元件】

1-信號(hào)采樣處理模塊；2-用戶控制模塊；

11-濾波模塊；21-mcu處理器；

12-采樣模塊；22-用戶操作硬件單元。

13-fpga控制模塊；

14-sdram存儲(chǔ)模塊；

15-usb傳輸模塊；

16-uart傳輸模塊；

17-電源轉(zhuǎn)換模塊；

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。

獨(dú)立成分分析(ica)技術(shù)是早期在神經(jīng)網(wǎng)絡(luò)建模領(lǐng)域中引入的一項(xiàng)新的技術(shù)，經(jīng)過近些年的不斷發(fā)展，它已經(jīng)應(yīng)用于生產(chǎn)生活的諸多領(lǐng)域，其可用于分離混合信號(hào)中的不同成分等工作。

在本發(fā)明的示例性實(shí)施例中，提供了一種基于ica的濾除信號(hào)中噪聲干擾的采樣系統(tǒng)。圖1為本發(fā)明實(shí)施例基于ica的濾除信號(hào)中噪聲干擾的采樣系統(tǒng)結(jié)構(gòu)示意圖。如圖1所示，本發(fā)明基于ica的濾除信號(hào)中噪聲干擾的采樣系統(tǒng)包括：信號(hào)采樣處理模塊1以及用戶控制模塊2，信號(hào)采樣處理模塊1與用戶控制模塊2相連接，信號(hào)采樣處理模塊1采樣前端輸入信號(hào)，用戶控制模塊2發(fā)送命令控制信號(hào)采樣處理模塊1的采樣、濾波、存儲(chǔ)、信號(hào)傳輸以及信號(hào)處理。

在本實(shí)施例中，信號(hào)采樣處理模塊1其中包括fpga控制模塊13，fpga控制模塊其中包括以可配置ip核為核心的ica處理器。用戶可通過用戶控制模塊自定義減少ica處理器輸入信號(hào)路數(shù)來獲得更高處理速度，以滿足應(yīng)用環(huán)境對(duì)系統(tǒng)實(shí)時(shí)性的要求；或增加ica處理器輸入信號(hào)路數(shù)來提高處理結(jié)果精度，可應(yīng)用于強(qiáng)噪聲干擾的環(huán)境中。

信號(hào)采樣處理模塊1還包括：濾波模塊11、采樣模塊12、sdram存儲(chǔ)模塊14、usb傳輸模塊15、uart傳輸模塊16、以及電源轉(zhuǎn)換模塊17。濾波模塊11接收前端輸入信號(hào)并對(duì)其進(jìn)行濾波，其中，濾波模塊11的參數(shù)可調(diào)；采樣模塊12與濾波模塊11單向連接，用于高精度采樣濾波后的信號(hào)；fpga控制模塊13作為信號(hào)采樣處理模塊1的中心控制器，與濾波模塊11單向連接、分別與采樣模塊12、sdram存儲(chǔ)模塊14、usb傳輸模塊15、uart傳輸模塊16雙向連接，用于控制信號(hào)采樣處理模塊1內(nèi)部其他模塊的工作。sdram存儲(chǔ)模塊14用于存儲(chǔ)處理后的數(shù)據(jù)，usb傳輸模塊15用于傳輸數(shù)據(jù)至外部設(shè)備，uart傳輸模塊16作為冗余模塊，當(dāng)usb傳輸模塊15出現(xiàn)故障時(shí)可通過用戶控制模塊2配置使用；電源轉(zhuǎn)換模塊17將市電交流220v轉(zhuǎn)換為直流±12v、±5v、3.3v及1.2v，輸出至信號(hào)采樣處理模塊1內(nèi)其他模塊和用戶控制模塊2，電源轉(zhuǎn)換模塊17同時(shí)接受用戶控制模塊2的控制。輸入信號(hào)經(jīng)濾波模塊11濾波后被高精度信號(hào)采樣模塊12采樣，在fpga控制模塊13內(nèi)部緩存后通過外部端口與用戶控制模塊2進(jìn)行數(shù)據(jù)交互，處理后的數(shù)據(jù)存儲(chǔ)至sdram存儲(chǔ)模塊14用于后期數(shù)據(jù)處理。

用戶控制模塊2包括：mcu處理器21和用戶操作硬件單元22，用于用戶與信號(hào)采樣處理模塊1之間的信息交互。其中，mcu處理器21與信號(hào)采樣處理模塊1的fpga控制模塊13雙向連接，mcu處理器21與用戶操作硬件單元22雙向連接。用戶操作硬件單元22包括按鍵模塊、顯示模塊以及信號(hào)指示模塊，用戶可根據(jù)需要選擇所輸入的系統(tǒng)濾波功能和濾波頻率等參數(shù)。濾波模塊11的濾波器類型和中心頻率等參數(shù)、采樣模塊12的采樣間隔和采樣時(shí)間等參數(shù)均可由用戶控制模塊2自定義設(shè)置。

濾波模塊11內(nèi)的濾波參數(shù)可由用戶通過用戶控制模塊2的按鍵模塊發(fā)送控制命令至fpga控制模塊13，配置濾波器類型、濾波中心頻率及表征帶寬的q值等參數(shù)，其中濾波器類型和帶寬參數(shù)由fpga控制模塊13發(fā)送固定電平設(shè)置，濾波中心頻率由fpga控制模塊13分頻晶振頻率后的時(shí)鐘信號(hào)決定。

若信號(hào)頻率未知、噪聲頻率已知，可通過按鍵模塊選擇帶阻模式，設(shè)置阻帶中心頻率，采樣模塊12采樣濾波后的數(shù)據(jù)經(jīng)fpga控制模塊13緩存后傳輸至mcu處理器21中，本實(shí)施例選用意法半導(dǎo)體的stm32系列單片機(jī)，采樣數(shù)據(jù)在內(nèi)部經(jīng)過低通濾波和高通濾波后傳至fpga控制模塊13內(nèi)的ica處理器進(jìn)行分離，并計(jì)算分離數(shù)據(jù)的頻率結(jié)果?；趂pga的ica算法處理速度較快，具有適用于本實(shí)施例的應(yīng)用需求，并且有較高的實(shí)時(shí)性。

由fpga控制模塊13分離的數(shù)據(jù)存儲(chǔ)至sdram存儲(chǔ)模塊14，分離結(jié)果的信號(hào)頻率信息和噪聲頻率信息分別在顯示模塊中顯示；若信號(hào)頻率已知、噪聲頻率未知，可通過按鍵模塊選擇帶通模式，設(shè)置通帶中心頻率，經(jīng)過采樣、濾波及計(jì)算等過程后，顯示模塊可顯示信號(hào)頻率信息和噪聲頻率信息。

通過用戶操作硬件單元中的按鍵模塊設(shè)置中心頻率時(shí)，雖然已經(jīng)知道信號(hào)頻率和噪聲頻率，但實(shí)際應(yīng)用環(huán)境中存在諸多干擾，目標(biāo)頻率可能存在漂移現(xiàn)象，所以通過按鍵輸入的頻率參數(shù)只是近似值，實(shí)際頻率以顯示模塊顯示為準(zhǔn)，因此，不宜將阻帶或通帶寬度設(shè)置過窄，避免目標(biāo)信號(hào)漂移出通帶或阻帶寬度之外。信號(hào)指示模塊用以顯示系統(tǒng)工作狀態(tài)。

圖2為本發(fā)明實(shí)施例fpga控制模塊結(jié)構(gòu)原理示意圖，如圖2所示，本實(shí)施例fpga控制模塊13作為中心控制器，還包括：寄存器組控制器、采樣控制器、usb傳輸控制器、uart傳輸控制器、以及sdram存儲(chǔ)控制器。寄存器組控制器以不同寄存器組控制字地址存儲(chǔ)用戶控制模塊2的mcu處理器21發(fā)送的寄存器組控制字?jǐn)?shù)據(jù)，用以發(fā)送控制命令至濾波模塊11、采樣模塊12和fpga控制模塊13內(nèi)部其它控制器以及配置相關(guān)參數(shù)，如濾波模塊11的濾波器類型及q值。采樣控制器配置采樣模塊12采樣間隔及控制時(shí)序信息，并將采樣數(shù)據(jù)以16bit形式存儲(chǔ)至采樣控制器的內(nèi)部緩存器中，內(nèi)部緩存后所述采樣數(shù)據(jù)被傳輸至用戶控制模塊2的mcu處理器21中進(jìn)行預(yù)處理，預(yù)處理后數(shù)據(jù)被傳回至信號(hào)采樣處理模塊1的ica處理器進(jìn)行分離，將分離頻率結(jié)果返回至mcu處理器，并將分離數(shù)據(jù)經(jīng)sdram存儲(chǔ)控制器緩存后存儲(chǔ)至sdram存儲(chǔ)模塊14中。

所述采樣控制器控制信號(hào)采樣模塊12采樣前端輸入信號(hào)后，將采樣后的數(shù)據(jù)經(jīng)用戶控制模塊2及ica處理器處理后傳輸至sdram存儲(chǔ)控制器，sdram存儲(chǔ)控制器與sdram存儲(chǔ)模塊14組成的sdram存儲(chǔ)單元用于存儲(chǔ)采樣數(shù)據(jù)以便用戶隨時(shí)獲取；所述usb傳輸控制器與usb傳輸模塊15組成的usb傳輸單元用于基于ica的濾除信號(hào)中強(qiáng)噪聲干擾的采樣系統(tǒng)與外界的數(shù)據(jù)交互。

本實(shí)施例ica處理器包含fpga芯片內(nèi)的特定ip核及其他處理單元，基于fpga的ica算法處理速度較快，可用于實(shí)時(shí)分離采樣數(shù)據(jù)中的信號(hào)成分和噪聲成分。ica處理器以可配置的ip核為核心，對(duì)mcu處理器預(yù)處理后的采樣數(shù)據(jù)進(jìn)行分離，得到的信號(hào)成分和噪聲成分經(jīng)sdram存儲(chǔ)控制器緩存后存儲(chǔ)至sdram存儲(chǔ)模塊14中，為了用戶讀取數(shù)據(jù)方便，sdram存儲(chǔ)模塊14包括兩個(gè)分立模塊sdram_a、sdram_b，其中sdram_a用于存儲(chǔ)信號(hào)數(shù)據(jù)，sdram_b用于存儲(chǔ)噪聲數(shù)據(jù)，數(shù)據(jù)存儲(chǔ)結(jié)束后，用戶可根據(jù)需要通過usb傳輸模塊獲取存儲(chǔ)數(shù)據(jù)。本實(shí)施例具體采用xilinx公司的spartan-3axc3sd3400a型fpga，為了便于系統(tǒng)后續(xù)版本的功能擴(kuò)展及移植方便，采用自定義的sdram存儲(chǔ)控制器作為與sdram存儲(chǔ)模塊14的交互單元，而非xilinx公司自帶的ip核。

綜上，信號(hào)采樣處理模塊1與用戶控制模塊2之間存在數(shù)據(jù)交互，信號(hào)采樣處理模塊1接收用戶控制模塊2的控制命令后執(zhí)行采樣濾波等工作，并將采樣到的數(shù)據(jù)傳輸至用戶控制模塊2，用戶控制模塊2對(duì)數(shù)據(jù)預(yù)處理后再傳回至信號(hào)采樣處理模塊1，經(jīng)內(nèi)部ip核分離后可得到各分量的結(jié)果和數(shù)據(jù)。fpga(field－programmablegatearray，現(xiàn)場(chǎng)可編程門陣列)具有可配置的ip核，用戶可根據(jù)需要選擇所需ip核并自定義參數(shù)，本實(shí)施例中選擇嵌入ica算法的ip核，對(duì)經(jīng)過預(yù)處理的采樣數(shù)據(jù)進(jìn)行分離，得到信號(hào)分量和噪聲分量，將分離頻率結(jié)果返回至用戶控制模塊2，并將分離數(shù)據(jù)存儲(chǔ)至信號(hào)采樣處理模塊1內(nèi)的sdram存儲(chǔ)模塊，以便外界獲取。

本發(fā)明中用戶控制模塊向信號(hào)采樣處理模塊發(fā)送控制命令完成對(duì)輸入信號(hào)的采樣和濾波等功能，采樣后的數(shù)據(jù)經(jīng)用戶控制模塊預(yù)處理及信號(hào)采樣處理模塊內(nèi)基于fpga的ica處理器后，完成對(duì)原始信號(hào)中噪聲干擾的濾除，采樣系統(tǒng)集成于一塊電路板上。本發(fā)明的基于ica的濾除信號(hào)中噪聲干擾的采樣系統(tǒng)結(jié)構(gòu)緊湊、便攜、靈活性高。

至此，已經(jīng)結(jié)合附圖對(duì)本實(shí)施例進(jìn)行了詳細(xì)描述。依據(jù)以上描述，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)對(duì)本發(fā)明基于ica的濾除信號(hào)中噪聲干擾的采樣系統(tǒng)有了清楚的認(rèn)識(shí)。

需要說明的是，在附圖或說明書正文中，未繪示或描述的實(shí)現(xiàn)方式，均為所屬技術(shù)領(lǐng)域中普通技術(shù)人員所知的形式，并未進(jìn)行詳細(xì)說明。此外，上述對(duì)各元件和方法的定義并不僅限于實(shí)施例中提到的各種具體結(jié)構(gòu)、形狀或方式，本領(lǐng)域普通技術(shù)人員可對(duì)其進(jìn)行簡(jiǎn)單地更改或替換，例如：

由于本實(shí)施例中對(duì)于存儲(chǔ)容量要求較大，因此，如實(shí)際工程中不需要較大存儲(chǔ)容量時(shí)可替換信號(hào)采樣處理模塊中的sdram存儲(chǔ)模塊為容量較小的sram存儲(chǔ)模塊，相應(yīng)的，sdram存儲(chǔ)控制器也替換為與sram時(shí)序匹配的sram存儲(chǔ)控制器。

本領(lǐng)域技術(shù)人員可以理解，可以對(duì)實(shí)施例中的設(shè)備中的模塊進(jìn)行自適應(yīng)性地改變并且把它們?cè)O(shè)置在與該實(shí)施例不同的一個(gè)或多個(gè)設(shè)備中?？梢园褜?shí)施例中的模塊或單元或組件組合成一個(gè)模塊或單元或組件，以及此外可以把它們分成多個(gè)子模塊或子單元或子組件。除了這樣的特征和/或過程或者單元中的至少一些是相互排斥之外，可以采用任何組合對(duì)本說明書(包括伴隨的權(quán)利要求、摘要和附圖)中公開的所有特征以及如此公開的任何方法或者設(shè)備的所有過程或單元進(jìn)行組合。除非另外明確陳述，本說明書(包括伴隨的權(quán)利要求、摘要和附圖)中公開的每個(gè)特征可以由提供相同、等同或相似目的的替代特征來代替。

應(yīng)注意，貫穿附圖，相同的元素由相同或相近的附圖標(biāo)記來表示。在以下描述中，一些具體實(shí)施例僅用于描述目的，而不應(yīng)該理解為對(duì)本發(fā)明有任何限制，而只是本發(fā)明實(shí)施例的示例。在可能導(dǎo)致對(duì)本發(fā)明的理解造成混淆時(shí)，將省略常規(guī)結(jié)構(gòu)或構(gòu)造。應(yīng)注意，圖中各部件的形狀和尺寸不反映真實(shí)大小和比例，而僅示意本發(fā)明實(shí)施例的內(nèi)容。

以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。