本發(fā)明涉及一種基準(zhǔn)電流產(chǎn)生電路，尤其是一種輸出電流動態(tài)可調(diào)的基準(zhǔn)電流產(chǎn)生電路，屬于微電子的技術(shù)領(lǐng)域。

背景技術(shù)：

基準(zhǔn)電流產(chǎn)生電路是數(shù)?；旌霞呻娐分械幕灸K，同時也是重要模塊之一。通過基準(zhǔn)電流產(chǎn)生電路能夠?qū)痘鶞?zhǔn)電路產(chǎn)生的基準(zhǔn)電壓信號轉(zhuǎn)換為具有低溫度系數(shù)和高穩(wěn)定性的電流信號，驅(qū)動后續(xù)電路工作，廣泛運用于ADC、DAC等數(shù)?；旌想娐分?。

除了低溫度系數(shù)和高穩(wěn)定性等要求外，實際應(yīng)用中往往需要對基準(zhǔn)電流的大小進行調(diào)節(jié)。例如在高精度電流舵型數(shù)模轉(zhuǎn)換器中，經(jīng)常需要對DAC的滿幅輸出電流大小進行調(diào)節(jié)，一種方法是通過設(shè)計輔助DAC來調(diào)節(jié)輸出電流大小，但這需要引入較多的額外電路，增加了電路的規(guī)模和設(shè)計復(fù)雜度；另一種方法是通過調(diào)節(jié)基準(zhǔn)電流的大小來實現(xiàn)(基準(zhǔn)電流一般為DAC電流源陣列提供電流偏置)，相對于輔助DAC，調(diào)節(jié)基準(zhǔn)電流的方法引入的額外電路規(guī)模較小，設(shè)計復(fù)雜度較低，較易實現(xiàn)；現(xiàn)有的調(diào)節(jié)基準(zhǔn)電流方式仍然難以滿足動態(tài)調(diào)節(jié)的要求。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種輸出電流動態(tài)可調(diào)的基準(zhǔn)電流產(chǎn)生電路，其結(jié)構(gòu)緊湊，能將基準(zhǔn)電壓轉(zhuǎn)換為低溫漂高穩(wěn)定的基準(zhǔn)電流輸出，能對產(chǎn)生的基準(zhǔn)電流進行動態(tài)調(diào)節(jié)，安全可靠。

按照本發(fā)明提供的技術(shù)方案，所述輸出電流動態(tài)可調(diào)的基準(zhǔn)電流產(chǎn)生電路，包括基準(zhǔn)電流產(chǎn)生本體電路以及與所述基準(zhǔn)電流產(chǎn)生本體電路輸出端連接的基準(zhǔn)電流調(diào)節(jié)電路，基準(zhǔn)電流產(chǎn)生本體電路與帶隙基準(zhǔn)電路提供的低溫漂基準(zhǔn)電壓Vref連接，并將所述低溫漂基準(zhǔn)電壓Vref轉(zhuǎn)換為所需的基準(zhǔn)電流，基準(zhǔn)電流調(diào)節(jié)電路將基準(zhǔn)電流產(chǎn)生本體電路轉(zhuǎn)換得到的基準(zhǔn)電流調(diào)節(jié)至所需的基準(zhǔn)調(diào)節(jié)電流值輸出。

所述基準(zhǔn)電流產(chǎn)生本體電路包括負反饋運算放大器A0，所述負反饋運算放大器A0的正輸入端與低溫漂基準(zhǔn)電壓Vref連接，負反饋運算放大器A0的負輸入端與NMOS管MN0的源極端以及電阻R1的第一端連接，負反饋運算放大器A0的輸出端與NMOS管MN0的柵極端連接，NMOS管MN0的漏極端與PMOS管MP3的漏極端連接，PMOS管MP3的源極端與PMOS管MP0的漏極端連接，PMOS管MP0的源極端與電壓VDD連接，PMOS管MP0的柵極端與基準(zhǔn)電流調(diào)節(jié)電路連接，PMOS管MP3的柵極端與偏置電壓Vbias連接。

所述基準(zhǔn)電流調(diào)節(jié)電路包括第一調(diào)節(jié)支路以及與所述第一調(diào)節(jié)支路連接的第二調(diào)節(jié)支路；

第一調(diào)節(jié)支路包括PMOS管MP1以及PMOS管MP4，PMOS管MP1的源極端與PMOS管MP0的源極端連接，PMOS管MP1的柵極端與PMOS管MP0的柵極端連接，PMOS管MP1的漏極端與PMOS管MP4的源極端連接，PMOS管MP4的柵極端與PMOS管MP3的柵極端以及偏置電壓Vbias連接，PMOS管MP4的漏極端與NMOS管MN1的漏極端連接，NMOS管MN1的柵極端與NMOS管MN0的柵極端以及負反饋運算放大器A0的輸出端連接，NMOS管MN1的源極端與PMOS管MP6的漏極端以及NMOS管MN3的漏極端連接，PMOS管MP6的源極端與NMOS管MN0的源極端以及電阻R1的第一端連接，NMOS管MN3的源極端接地，PMOS管MP6的柵極端、NMOS管MN3的柵極端均與電流控制端K1連接；

第二調(diào)節(jié)支路包括PMOS管MP2以及PMOS管MP5，PMOS管MP2的源極端與PMOS管MP0的源極端、PMOS管MP1的源極端連接，PMOS管MP2的柵極端與PMOS管MP0的柵極端、PMOS管MP1的柵極端相互連接，以形成基準(zhǔn)調(diào)節(jié)電流輸出端OUT，PMOS管MP2的漏極端與PMOS管MP5的源極端連接，PMOS管MP5的柵極端與PMOS管MP3的柵極端、PMOS管MP4的柵極端以及偏置電壓Vbias連接，PMOS管MP5的漏極端與NMOS管MN2的漏極端連接，NMOS管MN2的柵極端與NMOS管MN0的柵極端、NMOS管MN1的柵極端以及負反饋運算放大器A0的輸出端連接，NMOS管MN2的源極端與PMOS管MP7的漏極端以及NMOS管MN4的漏極端連接，PMOS管MP7的源極端與NMOS管MN0的源極端以及電阻R1的第一端連接，NMOS管MN4的源極端接地，PMOS管MP7的柵極端、NMOS管MN3的柵極端均與電流控制端K2連接。

所述PMOS管MP0的尺寸與PMOS管MP1的尺寸、PMOS管MP2的尺寸相同。

所述PMOS管MP3的尺寸與PMOS管MP4的尺寸、PMOS管MP5的尺寸相同。

本發(fā)明的優(yōu)點：基準(zhǔn)電流產(chǎn)生本體電路與帶隙基準(zhǔn)電路提供的低溫漂基準(zhǔn)電壓Vref連接，并將所述低溫漂基準(zhǔn)電壓Vref轉(zhuǎn)換為所需的基準(zhǔn)電流，基準(zhǔn)電流調(diào)節(jié)電路將基準(zhǔn)電流產(chǎn)生本體電路轉(zhuǎn)換得到的基準(zhǔn)電流調(diào)節(jié)至所需的基準(zhǔn)調(diào)節(jié)電流值輸出，從而能對產(chǎn)生的基準(zhǔn)電流進行動態(tài)調(diào)節(jié)，安全可靠。

附圖說明

圖1為本發(fā)明的電路圖。

圖2為本發(fā)明的電路原理圖。

圖3為本發(fā)明與DAC電流源陣列中配合使用的電路圖。

附圖標(biāo)記說明：11-基準(zhǔn)電流產(chǎn)生本體電路、12-第一調(diào)節(jié)支路以及13-第二調(diào)節(jié)支路。

具體實施方式

下面結(jié)合具體附圖和實施例對本發(fā)明作進一步說明。

如圖1所示：為了能將基準(zhǔn)電壓轉(zhuǎn)換為低溫漂高穩(wěn)定的基準(zhǔn)電流輸出，能對產(chǎn)生的基準(zhǔn)電流進行動態(tài)調(diào)節(jié)，本發(fā)明包括基準(zhǔn)電流產(chǎn)生本體電路11以及與所述基準(zhǔn)電流產(chǎn)生本體電路11輸出端連接的基準(zhǔn)電流調(diào)節(jié)電路，基準(zhǔn)電流產(chǎn)生本體電路11與帶隙基準(zhǔn)電路提供的低溫漂基準(zhǔn)電壓Vref連接，并將所述低溫漂基準(zhǔn)電壓Vref轉(zhuǎn)換為所需的基準(zhǔn)電流，基準(zhǔn)電流調(diào)節(jié)電路將基準(zhǔn)電流產(chǎn)生本體電路11轉(zhuǎn)換得到的基準(zhǔn)電流調(diào)節(jié)至所需的基準(zhǔn)調(diào)節(jié)電流值輸出。

如圖1所示，基準(zhǔn)電流產(chǎn)生本體電路11包括負反饋運算放大器A0、PMOS管MP0、PMOS管MP3、NMOS管MN0以及電阻R1；所述負反饋運算放大器A0的正輸入端與低溫漂基準(zhǔn)電壓Vref連接，負反饋運算放大器A0的負輸入端與NMOS管MN0的源極端以及電阻R1的第一端連接，負反饋運算放大器A0的輸出端與NMOS管MN0的柵極端連接，NMOS管MN0的漏極端與PMOS管MP3的漏極端連接，PMOS管MP3的源極端與PMOS管MP0的漏極端連接，PMOS管MP0的源極端與電壓VDD連接，PMOS管MP0的柵極端與基準(zhǔn)電流調(diào)節(jié)電路連接，PMOS管MP3的柵極端與偏置電壓Vbias連接。

本發(fā)明實施例中，負反饋運算放大器A0的正端輸入信號為帶隙基準(zhǔn)電路提供的低溫漂基準(zhǔn)電壓Vref，負反饋運算放大器A0的負輸入端與電阻R1的第一端相連接，負反饋運算放大器A0的輸出端接所述NMOS管MN0的柵極端，上述負反饋運算放大器A0、電阻R1和NMOS管MN0組成了基準(zhǔn)電流產(chǎn)生本體電路11的核心單元，通過負反饋運算放大器A0將電阻R1第一端的電壓鉗制在基準(zhǔn)電壓Vref，電阻R1的第二端接地，由此，產(chǎn)生流過電阻R1的基準(zhǔn)電流，其大小為Vref/R，其中R為電阻R1的阻值。所述PMOS管MP0和PMOS管MP3組成了一對共源共柵電流鏡，其中，所述PMOS管MP0為鏡像電流管，用于將基準(zhǔn)電流產(chǎn)生本體電路11轉(zhuǎn)換的基準(zhǔn)電流鏡像給基準(zhǔn)電流調(diào)節(jié)電路，所述PMOS管MP3用于增大電流源的輸出阻抗。

進一步地，所述基準(zhǔn)電流調(diào)節(jié)電路包括第一調(diào)節(jié)支路12以及與所述第一調(diào)節(jié)支路12連接的第二調(diào)節(jié)支路13；

第一調(diào)節(jié)支路12包括PMOS管MP1以及PMOS管MP4，PMOS管MP1的源極端與PMOS管MP0的源極端連接，PMOS管MP1的柵極端與PMOS管MP0的柵極端連接，PMOS管MP1的漏極端與PMOS管MP4的源極端連接，PMOS管MP4的柵極端與PMOS管MP3的柵極端以及偏置電壓Vbias連接，PMOS管MP4的漏極端與NMOS管MN1的漏極端連接，NMOS管MN1的柵極端與NMOS管MN0的柵極端以及負反饋運算放大器A0的輸出端連接，NMOS管MN1的源極端與PMOS管MP6的漏極端以及NMOS管MN3的漏極端連接，PMOS管MP6的源極端與NMOS管MN0的源極端以及電阻R1的第一端連接，NMOS管MN3的源極端接地，PMOS管MP6的柵極端、NMOS管MN3的柵極端均與電流控制端K1連接；

第二調(diào)節(jié)支路13包括PMOS管MP2以及PMOS管MP5，PMOS管MP2的源極端與PMOS管MP0的源極端、PMOS管MP1的源極端連接，PMOS管MP2的柵極端與PMOS管MP0的柵極端、PMOS管MP1的柵極端相互連接，以形成基準(zhǔn)調(diào)節(jié)電流輸出端OUT，PMOS管MP2的漏極端與PMOS管MP5的源極端連接，PMOS管MP5的柵極端與PMOS管MP3的柵極端、PMOS管MP4的柵極端以及偏置電壓Vbias連接，PMOS管MP5的漏極端與NMOS管MN2的漏極端連接，NMOS管MN2的柵極端與NMOS管MN0的柵極端、NMOS管MN1的柵極端以及負反饋運算放大器A0的輸出端連接，NMOS管MN2的源極端與PMOS管MP7的漏極端以及NMOS管MN4的漏極端連接，PMOS管MP7的源極端與NMOS管MN0的源極端以及電阻R1的第一端連接，NMOS管MN4的源極端接地，PMOS管MP7的柵極端、NMOS管MN3的柵極端均與電流控制端K2連接。

本發(fā)明實施例中，PMOS管MP1和PMOS管MP4組成了一對共源共柵電流鏡，其中，所述PMOS管MP1尺寸與基準(zhǔn)電流產(chǎn)生本體電路11中所述的PMOS管MP0相同，用于將基準(zhǔn)電流產(chǎn)生本體電路11中所述PMOS管MP0的電流鏡像給第一調(diào)節(jié)支路12；所述PMOS管MP4尺寸與基準(zhǔn)電流產(chǎn)生本體電路11中PMOS管MP3相同，用于增大第一調(diào)節(jié)支路12的電流源的輸出阻抗；所述PMOS管MP6和所述NMOS管NM3作開關(guān)管使用，當(dāng)電流控制端K1信號為低電平時，所述PMOS管MP6導(dǎo)通，所述NMOS管NM3關(guān)斷，第一調(diào)節(jié)支路12的電流經(jīng)基準(zhǔn)電流產(chǎn)生本體電路11中所述的電阻R1到地，由此起到了分流調(diào)節(jié)的作用；當(dāng)電流控制端K1信號為高電平時，所述PMOS管MP6關(guān)閉，所述NMOS管MN3導(dǎo)通，第一調(diào)節(jié)支路12中的電流經(jīng)所述NMOS管NM3到地，不再進行分流調(diào)節(jié)。

PMOS管MP2和所述PMOS管MP5組成了一對共源共柵電流鏡，其中所述PMOS管MP2尺寸與基準(zhǔn)電流產(chǎn)生本體電路11中所述的PMOS管MP0相同，用于將基準(zhǔn)電流產(chǎn)生本體電路11中所述PMOS管MP0的電流鏡像給第二調(diào)節(jié)支路13；所述PMOS管MP5尺寸與基準(zhǔn)電流產(chǎn)生本體電路11中PMOS管MP3相同，用于增大電流第二調(diào)節(jié)支路13的電流源的輸出阻抗。所述PMOS管MP7和所述NMOS管MN4作開關(guān)管使用，當(dāng)電流控制端K2信號為低電平時，所述PMOS管MP7導(dǎo)通，所述NMOS管MN4關(guān)斷，流經(jīng)第二調(diào)節(jié)支路13的電流經(jīng)基準(zhǔn)電流產(chǎn)生本體電路11中電阻R1到地，由此起到了分流調(diào)節(jié)的作用；當(dāng)控制端K2信號為高電平時，所述PMOS管MP7關(guān)閉，所述NMOS管MN4導(dǎo)通，流經(jīng)第二調(diào)節(jié)支路13中的電流經(jīng)所述NMOS管MN4到地，不再進行分流調(diào)節(jié)。

具體實施時，偏置電壓Vbias的具體大小可以根據(jù)需要進行選擇，具體為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述?；鶞?zhǔn)電流調(diào)節(jié)電路通過基準(zhǔn)調(diào)節(jié)電流輸出端OUT輸出基準(zhǔn)調(diào)節(jié)電流值，基準(zhǔn)電流調(diào)節(jié)電路內(nèi)調(diào)節(jié)支路的數(shù)量可以根據(jù)需要選擇，當(dāng)基準(zhǔn)電流調(diào)節(jié)電路內(nèi)調(diào)節(jié)支路數(shù)量不同時，能夠得到不同的基準(zhǔn)調(diào)節(jié)電流值，具體情況，此處不再一一列舉。

如圖2所示，為本發(fā)明進行基準(zhǔn)電流調(diào)節(jié)過程的原理圖，圖2中電阻R即為上述基準(zhǔn)電流產(chǎn)生本體電路11中電阻R1，通過負反饋運算放大器A0將電阻R一端(圖2中O點)的電壓鉗制為基準(zhǔn)電壓Vref，由此，產(chǎn)生流經(jīng)電阻R到地的電流，這個電流是不變的，且電流大小為Vref/R；對于基準(zhǔn)電流產(chǎn)生本體電路11、第一調(diào)節(jié)支路12以及第二調(diào)節(jié)支路13上的電流鏡，此處等效為電流源，以便進行說明。

具體地，當(dāng)開關(guān)S1(相當(dāng)于PMOS管MP6)和開關(guān)S3(相當(dāng)于PMOS管MP7)關(guān)閉，開關(guān)S2(相當(dāng)于NMOS管MN3)和開關(guān)S4(相當(dāng)于NMOS管MN4)打開時，第一調(diào)節(jié)支路12和第二調(diào)節(jié)支路13均不接入電阻R到地的通路，此時流經(jīng)基準(zhǔn)電流產(chǎn)生電路中所述PMOS管MP0的電流大小即為流經(jīng)電阻R到地的電流，即Vref/R，此時，通過基準(zhǔn)調(diào)節(jié)電流輸出端OUT輸出電流即為Vref/R；當(dāng)開關(guān)S1和開關(guān)S4打開，開關(guān)S2和開關(guān)S3關(guān)閉時，第一調(diào)節(jié)支路12接入電阻R到地的通路，第二調(diào)節(jié)支路13不接入電阻R到地的通路，此時第一調(diào)節(jié)支路12起分流調(diào)節(jié)作用，由于基準(zhǔn)電流產(chǎn)生本體電路11中所述PMOS管MP0與PMOS管MP1尺寸相同，流經(jīng)兩者的電流相同，均為Vref/2R，此時，本發(fā)明基準(zhǔn)電流產(chǎn)生電路的輸出電流即為Vref/2R；當(dāng)開關(guān)S2和開關(guān)S3打開，開關(guān)S1和開關(guān)S4關(guān)閉時，第二調(diào)節(jié)支路13接入電阻R到地的通路，第一調(diào)節(jié)支路11不接入電阻R到地的通路，此時第二調(diào)節(jié)支路13起分流調(diào)節(jié)作用，由于PMOS管MP0與PMOS管MP2尺寸相同，流經(jīng)兩者的電流相同，均為Vref/2R，此時，通過基準(zhǔn)調(diào)節(jié)電流輸出端OUT輸出電流即為Vref/2R；當(dāng)開關(guān)S1和開關(guān)S3打開，開關(guān)S2和開關(guān)S4關(guān)閉時，第一調(diào)節(jié)支路12和第二調(diào)節(jié)支路13均接入電阻R到地的通路，此時第一調(diào)節(jié)支路12和電流第二調(diào)節(jié)支路13均起分流調(diào)節(jié)作用，流經(jīng)每個支路的電流大小為Vref/3R，通過基準(zhǔn)調(diào)節(jié)電流輸出端OUT輸出電流即為Vref/3R。

基準(zhǔn)電流產(chǎn)生電路的輸出電流大小與電流控制端K1和電流控制端K2的對應(yīng)關(guān)系如下表所示：

可以看出，通過調(diào)整電流控制端K1和電流控制端K2的值能夠?qū)崿F(xiàn)對輸出電流大小進行調(diào)節(jié)，且這種調(diào)節(jié)方式是動態(tài)的。

圖3所示，為本發(fā)明應(yīng)用在DAC電流源陣列中的電路圖。將基準(zhǔn)調(diào)節(jié)電流輸出端OUT與DAC電流源單元中電流源管的柵極端相連，由此將基準(zhǔn)電流鏡像給DAC電流源單元。通過調(diào)整電流控制端K1和電流控制端K2的值來調(diào)節(jié)基準(zhǔn)調(diào)節(jié)電流輸出端OUT輸出電流的大小，從而調(diào)節(jié)DAC電流源電流的大小，進而調(diào)節(jié)DAC的輸出電流。

以上所述的具體實施例，對本發(fā)明的目的和技術(shù)方案等方面進行了進一步的詳述，以上具體實施例并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。