本發(fā)明涉及一種具有輸出阻抗自調(diào)節(jié)功能的MOS管共柵共源電流源偏置電路。它可以直接用于產(chǎn)生MOS晶體管共源共柵電流源電路的偏置電壓。

背景技術(shù)：
在采用CMOS工藝的電流舵DAC電路和高性能運算放大器電路設(shè)計中一般都需要高輸出阻抗的電流源電路單元，采用如圖1所示的共柵共源電流源結(jié)構(gòu)通常具有較高的輸出阻抗。圖1中的cascode級MOS管（MP2）的柵極條寬通常較窄，可以使電流源輸出節(jié)點具有較小的寄生電容；電流源級MOS管（MP1）的柵極條寬通常較寬（因此輸出阻抗高），整個共柵共源電流源的輸出阻抗主要由MP1的輸出阻抗決定。為了獲得較大的輸出阻抗，MOS管MP1的漏極電壓（VD）通常應(yīng)設(shè)置在其V-I曲線的平坦區(qū)（圖2中的②區(qū)）。同時考慮到盡量減小電源裕度的消耗，MP1的漏極電壓（VD）應(yīng)該設(shè)置到②區(qū)內(nèi)靠近①區(qū)的地方（如圖2中虛線圈所示的位置）。MOS管的V-I曲線通常會隨著外界環(huán)境溫度以及工藝的不同批次有所變化，如圖4所示，在狀態(tài)1下設(shè)置好的漏極電壓（VD）對狀態(tài)2來說不再合適，在狀態(tài)2下會超出②區(qū)，使得MP1的輸出阻抗變小，從而使得整個共柵共源電流源的輸出阻抗在狀態(tài)2下變小。

技術(shù)實現(xiàn)要素：
鑒于此，本發(fā)明的目的是提供一種具有輸出阻抗自調(diào)節(jié)功能的MOS管共柵共源電流源偏置電路。本發(fā)明的目的通過如下技術(shù)方案來實現(xiàn)的：一種具有輸出阻抗自調(diào)節(jié)功能的MOS管共柵共源電流源偏置電路，包括MOS管共柵共源電流源電路和偏置電路，所述偏置電路輸出偏置電壓vcur和偏置電壓vcas，MOS管共柵共源電流源電路包括第一PMOS管和第二PMOS管，所述第一PMOS管的源極接電源VDD，第一PMOS管的漏極與第二PMOS管的源極連接，第一PMOS管的柵極接偏置電壓vcur，所述第二PMOS管的柵極接偏置電壓vcas，所述偏置電路包括第一負反饋電路、第二負反饋電路和調(diào)節(jié)電路；所述第一負反饋電路包括第三PMOS管、第四PMOS管、運算放大器A1、偏置電流源Iref_bias、可調(diào)電流源Iref_set和電阻R1，其是，第三PMOS管的柵極與第一PMOS管的柵極連接，第二PMOS管的柵極與第四PMOS管的柵極連接，第三PMOS管的源極接電源VDD，第三PMOS管的漏極分別與第四PMOS管的源極、運算放大器A1的反相端連接，所述第四PMOS管的柵極與運算放大器A1的輸出端連接，第四PMOS管的漏極分別與第三PMOS管的柵極、偏置電流源Iref_bias的電流流入端連接，偏置電流源Iref_bias的電流流出端接地，所述電阻R1的一端接電源VDD，電阻R1的另一端分別與運算放大器A1的同相端、可調(diào)電流源Iref_set的電流流入端連接，可調(diào)電流源Iref_set的電流流出端接地；所述第二負反饋電路包括第五PMOS管、第六PMOS管、運算放大器A2、偏置電流源Iref_bias1、可調(diào)電流源Iref_set1和電阻R2，所述第五PMOS管的源極接電源VDD，第五PMOS管的柵極接偏置電壓vcur，第五PMOS管的漏極分別與第六PMOS管的漏極、運算放大器A2的反相端連接，運算放大器A2的同相端分別與電阻R2的一端、可調(diào)電流源Iref_set1的電流流入端連接，電阻R2的另一端接電源VDD，可調(diào)電流源Iref_set1的電流流出端接地，第六PMOS管的漏極與偏置電流源Iref_bias1的電流流入端連接，偏置電流源Iref_bias1的電流流出端接地；所述調(diào)節(jié)電路的調(diào)節(jié)端與偏置電流源Iref_bias的受控端連接，所述調(diào)節(jié)電路獲取第三PMOS管的漏極電壓VD2、第五PMOS管的漏極電壓VD4、偏置電流源Iref_bias的輸出電流和偏置電流源Iref_bias1的輸出電流，通過調(diào)節(jié)可調(diào)電流源Iref_set的電流值調(diào)節(jié)第一PMOS管的漏極電壓。進一步，所述調(diào)節(jié)電路包括電流減法運算電路、電壓減法運算電路、除法運算電路、電阻基準電路、電阻比較器以及調(diào)節(jié)控制電路，所述電流減法運算電路完成偏置電流源Iref_bias和偏置電流源Iref_bias1的減法運算，得到差值電流ΔI；電壓減法運算電路完成第三PMOS管的漏極電壓VD2和第五PMOS管的漏極電壓VD4的減法運算，得到差值電壓ΔV；除法運算電路完成差值電壓ΔV和差值電流ΔI的除法運算，得到等效阻抗R3；基準電阻RREF為電阻元件；電阻比較器完成等效阻抗R3與基準電阻RREF的比較功能；調(diào)節(jié)控制電路根據(jù)電阻比較器的輸出值來調(diào)節(jié)可調(diào)電流源Iref_set的電流值。由于采用了以上技術(shù)方案，本發(fā)明具有以下有益技術(shù)效果：與常規(guī)的MOS管共柵共源電流源偏置電路相比，本發(fā)明的具有輸出阻抗自調(diào)節(jié)功能的電流源偏置電路能夠在電流源級MOS管的V-I曲線性能隨著外界環(huán)境溫度以及工藝的不同批次有所變化時，自動調(diào)節(jié)電流源級MOS管的漏極電壓使其維持較高的輸出阻抗（始終大于預(yù)先設(shè)置的基準電阻值），從而使整個MOS管共柵共源電流源電路的輸出阻抗維持較高的值，提高了MOS管共柵共源電流源電路輸出阻抗性能的魯棒性。說明書附圖為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明作進一步的詳細描述，其中：圖1是MOS管共柵共源電流源電路示意圖；圖2是MOS管V-I特性曲線示意圖；圖3是MOS管輸出阻抗特性曲線示意圖；圖4是MOS管V-I特性曲線因某些原因（溫度、工藝等）變化對輸出阻抗特性影響的示意圖；圖5是本發(fā)明的具有輸出阻抗自調(diào)節(jié)功能的MOS管共柵共源電流源偏置電路結(jié)構(gòu)圖；圖6是本發(fā)明的輸出阻抗自調(diào)節(jié)效果示意圖。具體實施例以下將結(jié)合附圖，對本發(fā)明的優(yōu)選實施例進行詳細的描述；應(yīng)當(dāng)理解，優(yōu)選實施例僅為了說明本發(fā)明，而不是為了限制本發(fā)明的保護范圍。為了簡化說明，以下用MP1代替第一PMOS管，MP2代替第二PMOS管，以此類推。如圖5所示，一種具有輸出阻抗自調(diào)節(jié)功能的MOS管共柵共源電流源偏置電路，包括MOS管共柵共源電流源電路和偏置電路，MOS管共柵共源電流源電路包括MP1和MP2，所述MP1的源極接電源VDD，MP1的漏極與MP2的源極連接，所述偏置電路包括兩個負反饋電路和調(diào)節(jié)電路，調(diào)節(jié)電路包括電流減法運算電路、電壓減法運算電路、除法運算電路、電阻基準電路、電阻比較器以及調(diào)節(jié)控制電路。如圖5所示，PMOS管MP3、MP4、運算放大器A1、偏置電流源Iref_bias、可調(diào)電流源Iref_set和電阻R1構(gòu)成一個運放負反饋電路。產(chǎn)生的偏置電壓vcur連接到共柵共源電流源電路電流源級MOS管MP1的柵極作為偏置電壓，偏置電壓vcur還連接到MP5的柵極作為偏置電壓。產(chǎn)生的偏置電壓vcas連接到共柵共源電流源電路cascode級MOS管MP2的柵極作為偏置電壓。MP3的漏極電壓VD2連接到電壓減法運算電路的輸入端，可調(diào)電流源Iref_set的輸入連接調(diào)節(jié)控制電路的輸出端。偏置電流源Iref_bias通過MOS電流鏡電路復(fù)制后輸入到電流減法運算電路。由于MP1和MP3的柵極電壓相等（=vcur），MP2和MP4的柵極電壓相等（=vcas），因此VD≈VD2。由于運放負反饋電路的作用使得VD2≈VD1，最終可以通過調(diào)節(jié)Iref_set的電流來調(diào)節(jié)VD1和VD2（間接調(diào)節(jié)VD）。MP3可以用來模擬MP1的狀態(tài)（MP3和MP1的尺寸相同，源級電壓都為VDD，柵極電壓都為vcur，漏極電壓近似相等VD≈VD2）。圖5中PMOS管MP5、MP6、運算放大器A2、偏置電流源Iref_bias1、可調(diào)電流源Iref_set1和電阻R2構(gòu)成一個運放負反饋電路。MP5的漏極電壓VD4連接到電壓減法運算電路的輸入。MP5的柵極連接偏置電壓vcur。偏置電流源Iref_bias1通過MOS電流鏡電路復(fù)制后輸入到電流減法運算電路。該電路與左邊的運放負反饋電路類似，由于電阻R2==R1+ΔR、Iref_set1≈Iref_set，得到的電壓VD3（≈VD4）與VD2（≈VD1≈VD）的相對位置關(guān)系如圖6所示。MP5可以用來模擬MP1在漏極電壓等于VD4時的狀態(tài)（MP5和MP1的尺寸相同，源級電壓都為VDD，柵極電壓都為vcur，MP5的漏極電壓等于VD4、MP1的漏極電壓等于VD≈VD1≈VD2）。電流減法運算電路的輸入端分別連接偏置電流源Iref_bias（偏置電流源Iref_bias通過MOS電流鏡電路復(fù)制的電流）和偏置電流源Iref_bias1（偏置電流源Iref_bias1通過MOS電流鏡電路復(fù)制的電流），輸出一個差值電流ΔI（=Iref_bias1-Iref_bias）。電壓減法運算電路的輸入端連接到電壓VD2和電壓VD4，輸出一個差值電壓ΔV（=VD4-VD2）。除法運算電路的輸入端連接到差值電壓ΔV和差值電流ΔI，輸出一個等效電阻R3（=ΔV/ΔI）。基準電阻RREF連接電阻比較器的輸入端。電阻比較器的輸入端分別連接除法運算電路的輸出R3和基準電阻RREF，輸出連接到調(diào)節(jié)控制電路的輸入端。調(diào)節(jié)控制電路的輸入端連接到電阻比較器的輸出，輸出連接到可調(diào)電流源Iref_set的輸入端。偏置電流源Iref_bias和Iref_bias1分別通過復(fù)制輸入電流減法運算電路，完成電流減法運算，輸出差值電流ΔI（=Iref_bias1-Iref_bias），ΔI的物理含義如圖6中所示。MP3和MP5的漏極電壓（VD2和VD4）輸入電壓減法運算電路，完成電壓減法運算，輸出差值電壓ΔV（=VD4-VD2），ΔV的物理含義如圖6中所示。差值電壓ΔV和差值電流ΔI輸入除法運算電路，完成電壓除以電流的除法運算，輸出一個等效電阻R3（=ΔV/ΔI）。如圖6所示，R3的物理含義可以看成近似等于MOS管MP1在狀態(tài)1時漏極電壓為VD2的等效阻抗。在實施例中，運算放大器A1構(gòu)成的負反饋電路實現(xiàn)用MOS管MP3來模擬MOS管MP1在漏極電壓等于VD時的狀態(tài)，同時可以通過調(diào)節(jié)可調(diào)偏置電流源Iref_set的電流值來間接調(diào)節(jié)MP1的漏極電壓VD，負反饋電路采用常規(guī)模擬電路實現(xiàn)。在實施例中，運算放大器A2構(gòu)成的負反饋電路實現(xiàn)用MOS管MP5來模擬MOS管MP1在漏極電壓等于VD4時的狀態(tài)，負反饋電路采用常規(guī)模擬電路實現(xiàn)。在實施例中，用電流減法運算電路、電壓減法運算電路、除法運算電路的組合來得到等效阻抗R3，R3的值近似等于MOS管MP1在狀態(tài)1時漏極電壓為VD2的等效阻抗，采用常規(guī)模擬電路實現(xiàn)。在實施例中，用電阻比較器和調(diào)節(jié)控制電路來根據(jù)比較器的結(jié)果來自動調(diào)節(jié)電流源Iref_set的電流值，從而間接調(diào)節(jié)MP1的漏極電壓VD，使MP1的輸出阻抗保證大于基準電阻RREF，采用常規(guī)模擬電路實現(xiàn)。圖5中電阻比較器完成等效阻抗R3與基準電阻值RREF的比較，其中基準電阻值設(shè)置為MOS管處于②區(qū)內(nèi)在所有狀態(tài)下的最小電阻值。當(dāng)?shù)刃ё杩筊3小于基準電阻值時，電阻比較器輸出通過調(diào)節(jié)控制電路來自動調(diào)節(jié)可調(diào)電流源Iref_set的電流值，使可調(diào)電流源Iref_set的電流值增大，造成的效果如圖6所示，使VD2向VD4方向移動，VD2變?yōu)閂D2*（因為VD≈VD2相當(dāng)于間接調(diào)整VD）。當(dāng)?shù)刃ё杩筊3大于基準電阻值時，電阻比較器的輸出翻轉(zhuǎn)，控制電路停止調(diào)節(jié)可調(diào)電流源Iref_set。如此可以保證等效阻抗R3的值始終大于基準電阻值，從而間接保證了MP1的輸出阻抗始終大于基準電阻值。以上所述僅為本發(fā)明的優(yōu)選實施例，并不用于限制本發(fā)明，顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。