一般從具有與輸出噪聲和電源抑制(PSR)相關(guān)的嚴(yán)格規(guī)范的電源利用工作能量對(duì)精密模擬電路和系統(tǒng)進(jìn)行供電。例如，可以使用具有低輸出噪聲和高PSR的線性調(diào)壓器，其可被稱為L(zhǎng)DO(低壓差)調(diào)節(jié)器。根據(jù)各種應(yīng)用，LDO調(diào)節(jié)器可被耦接至諸如電池之類的能量源或者耦接至開關(guān)模式電源(SMPS)的輸出。集成電路中實(shí)現(xiàn)的LDO可使用集成電路外部的分立的去耦電容器，以有助于滿足LDO啟動(dòng)的負(fù)載電路的瞬時(shí)負(fù)載電路要求。分立電容器可用于其它目的，例如有助于降低電壓基準(zhǔn)電路的輸出的噪聲，其中電壓基準(zhǔn)電路被耦接至LDO調(diào)節(jié)器。

技術(shù)實(shí)現(xiàn)要素：

除了其它事情之外，本發(fā)明人已經(jīng)認(rèn)識(shí)到，要求外部電容器的低壓差調(diào)節(jié)器電路拓?fù)湓谀承?yīng)用中是不合適的或者不期望的。例如，要求外部電容器的LDO調(diào)節(jié)器電路通常消耗集成電路封裝上的至少一個(gè)額外引腳，增加了板面積，而且通過向材料清單增加附加組件而增加了元件和系統(tǒng)成本。用于將外部電容器電耦接至集成電路裸片的鍵合引線還可提供將噪聲耦接至LDO電路的途徑，這可能使得LDO調(diào)節(jié)器的輸出處的噪聲性能衰退而對(duì)于某些應(yīng)用(例如，其中LDO調(diào)節(jié)器電路被用于提供電源電壓給精密模擬電路的應(yīng)用)不可接受。

除了其它事情之外，本發(fā)明人已經(jīng)認(rèn)識(shí)到，在滿足針對(duì)LDO調(diào)節(jié)器的嚴(yán)格的電源抑制(PSR)和輸出噪聲規(guī)范、同時(shí)仍舊消除對(duì)外部去耦電容器的要求時(shí)會(huì)碰到挑戰(zhàn)。由此，在一個(gè)示例中，本發(fā)明人已經(jīng)開發(fā)了可包括使用LDO調(diào)節(jié)器電路的級(jí)聯(lián)配置的電路和技術(shù)。這種級(jí)聯(lián)配置可被用于提供經(jīng)調(diào)節(jié)的輸出，而不要求級(jí)聯(lián)的LDO調(diào)節(jié)器電路的輸出上的外部去耦電容器。級(jí)聯(lián)配置還可允許針對(duì)與LDO調(diào)節(jié)器耦接的一個(gè)或更多基準(zhǔn)電路的放松的噪聲規(guī)范。按照這種方式，即使當(dāng)外部電容器被省略時(shí)，這種級(jí)聯(lián)配置也可降低面積要求，因?yàn)槿魏纹想娙萜骰騌C濾波器可相應(yīng)地降低尺寸。本發(fā)明人還認(rèn)識(shí)到，級(jí)聯(lián)配置可提供相對(duì)于其他方案的降低的功耗，因?yàn)榧?jí)聯(lián)配置無需要求回路帶寬像其他方案一樣寬。

在一個(gè)示例中，調(diào)節(jié)器電路可具有級(jí)聯(lián)拓?fù)?，包括：具有供?yīng)節(jié)點(diǎn)的第一集成低壓差(LDO)調(diào)節(jié)器電路，第一集成LDO調(diào)節(jié)器電路被配置成提供第一回路帶寬而且被配置成利用供應(yīng)節(jié)點(diǎn)提供的能量來向中間節(jié)點(diǎn)提供經(jīng)調(diào)節(jié)的第一輸出電壓；以及具有與中間節(jié)點(diǎn)耦接的輸入的第二集成LDO調(diào)節(jié)器電路，第二LDO調(diào)節(jié)器電路被配置成提供第二回路帶寬而且被配置成向輸出節(jié)點(diǎn)提供經(jīng)調(diào)節(jié)的第二輸出電壓。在一個(gè)示例中，第二回路帶寬窄于第一回路帶寬；而且第一和第二LDO調(diào)節(jié)器電路被配置成提供規(guī)定的電源抑制比(PSRR)以及規(guī)定的輸出噪聲電壓密度，而不要求與處于包括第一和第二集成LDO調(diào)節(jié)器的集成電路外部的輸出節(jié)點(diǎn)耦接的分立電容器。

這一概覽旨在提供本專利申請(qǐng)的主題的概覽。并非旨在提供本發(fā)明的排他的或詳盡的解釋。詳細(xì)說明被包含來提供關(guān)于本申請(qǐng)的進(jìn)一步信息。

附圖說明

圖1總體上圖示了一個(gè)示出了可包括布置成級(jí)聯(lián)配置的第一和第二低壓差(LDO)調(diào)節(jié)器電路的電路拓?fù)涞氖纠?/p>

圖2總體上圖示了一個(gè)示出了可包括LDO調(diào)節(jié)器電路的電路拓?fù)涞氖纠?，例如可包括作為圖1的示例中示出的或其它地方描述的級(jí)聯(lián)拓?fù)涞囊徊糠帧?/p>

圖3總體上圖示了一個(gè)示出了可包括可用來例如圖2的示例中所示的電路拓?fù)涞腜SR性能的等效電路拓?fù)涞氖纠?/p>

圖4總體上圖示了一個(gè)示出了可包括LDO調(diào)節(jié)器電路的電路拓?fù)涞氖纠缈砂ㄗ鳛閳D1的示例中示出的或其它地方描述的級(jí)聯(lián)拓?fù)涞囊徊糠帧?/p>

圖5總體上圖示了一個(gè)示出了可包括可用來例如圖4的示例中所示的電路拓?fù)涞脑肼曅阅艿牡刃щ娐吠負(fù)涞氖纠?/p>

圖6總體上圖示了諸如一種方法之類的技術(shù)，其可包括將第一和第二LDO調(diào)節(jié)器電路以級(jí)聯(lián)配置進(jìn)行耦接，以及將第二LDO調(diào)節(jié)器電路的輸出耦接至負(fù)載。

在未必然按比例繪制的附圖中，不同視圖中的類似的標(biāo)號(hào)可描述類似組件。具有不同字母下標(biāo)的類似標(biāo)號(hào)可表示類似組件的不同示例。附圖總體上通過示例的方式而不是限制的方式圖示了本文件中討論的各種實(shí)施例。

具體實(shí)施方式

在一種方案中，為了實(shí)現(xiàn)來自調(diào)節(jié)器電路的高電源抑制(PSR)，調(diào)節(jié)器電路回路帶寬可被規(guī)定成足夠?qū)捯砸种粕踔羴碜噪娫摧斎?例如，V_SUPPLY)的高頻噪聲。然而，隨著針對(duì)調(diào)節(jié)器電路的輸出的噪聲規(guī)范變得更加嚴(yán)格，調(diào)節(jié)器的功耗因?yàn)檫@種寬的回路帶寬而顯著增大。而且，一種復(fù)雜的頻率補(bǔ)償方案被需要用于確保穩(wěn)定性。與該方案不同，一種更加具有功率效率的技術(shù)可包括在調(diào)節(jié)器電路的輸出處放置大的RC濾波器以過濾掉來自調(diào)節(jié)器的噪聲。然而，該方案也存在一些限制，例如，這是因?yàn)榘谠揜C電路的串聯(lián)電阻器一般會(huì)導(dǎo)致輸出電壓V_OUT不可接受地隨著負(fù)載電流而變化。在另一方案中，有源低通濾波器結(jié)構(gòu)可被用在調(diào)節(jié)器電路的輸出處。有源低通濾波器電路中的放大器的帶寬可做得很小來實(shí)現(xiàn)來自調(diào)節(jié)器電路的甚至低頻噪聲的好的過濾。但是，這種有源低通濾波方案會(huì)在輸出引入更差的PSR，這至少部分地是由于低通濾波器的有限帶寬(而且該濾波器被與調(diào)節(jié)器電路相同的供應(yīng)節(jié)點(diǎn)饋送，不同于參考圖1所示及描述的拓?fù)?00以及本文的其它示例)。

圖1總體上圖示了一個(gè)示出了可包括布置成級(jí)聯(lián)配置的第一LDO調(diào)節(jié)器電路104A和第二LDO調(diào)節(jié)器電路104B的電路拓?fù)?00的示例，例如共同集成作為共享集成電路120的一部分。第一和第二LDO調(diào)節(jié)器電路中的每個(gè)可包括反饋回路，如圖1的示例中所圖示。第一LDO調(diào)節(jié)器電路104A提供的第一反饋回路的回路帶寬可寬于第二LDO調(diào)節(jié)器電路104B的回路帶寬。

能量源160，例如電壓源，可被耦接至集成電路的電源引腳110處的節(jié)點(diǎn)V_SUPPLY。源160可包括電池或其它電能源。在一個(gè)示例中，源160可包括開關(guān)模式電源(SMPS)或其它電路。引腳110處的V_SUPPLY節(jié)點(diǎn)可被饋送至第一LDO調(diào)節(jié)器電路104A。第一LDO調(diào)節(jié)器電路104A隨后可在中間節(jié)點(diǎn)V_INT150處提供經(jīng)調(diào)節(jié)的輸出。

中間節(jié)點(diǎn)150處的輸出可作為輸入電壓而被饋送至第二LDO調(diào)節(jié)器電路104B以為第二LDO調(diào)節(jié)器電路104B供電。第二LDO調(diào)節(jié)器電路104B隨后可在集成電路120的輸出引腳130處提供輸出V_OUT。

輸出引腳130可被耦接至負(fù)載140，例如包括精密模擬電路(例如，鎖相環(huán)、壓控振蕩器、低噪聲放大器或功率放大器，作為示意示例)的負(fù)載。一個(gè)或多個(gè)基準(zhǔn)節(jié)點(diǎn)，例如接地108A或接地108C，可被耦接至集成電路?？商峁┒鄠€(gè)接地域。例如，基準(zhǔn)節(jié)點(diǎn)108B可在集成電路120內(nèi)使用。電壓基準(zhǔn)106可被包含作為集成電路120的一部分(或者經(jīng)由基準(zhǔn)輸入引腳耦接至集成電路120)?；鶞?zhǔn)電壓V_REF可被耦接至第一和第二LDO調(diào)節(jié)器電路104A或104B中的一個(gè)或多個(gè)。在一個(gè)示例中，利用帶隙基準(zhǔn)電路產(chǎn)生基準(zhǔn)106。

第一LDO調(diào)節(jié)器電路104A可包括相對(duì)于第二LDO調(diào)節(jié)器電路104B的更高帶寬的反饋回路。第一LDO調(diào)節(jié)器電路104A的反饋結(jié)構(gòu)可包括具有與基準(zhǔn)電路106(例如，帶隙基準(zhǔn)電路)耦接的輸入的第一誤差放大器122(具有增益A_H)以及提供可由β_H表示的反饋系數(shù)的第一反饋網(wǎng)絡(luò)124。第一誤差放大器122的輸出可被耦接至第一傳輸晶體管126(例如，正溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)或“PMOS”器件)。第一LDO電路104A的輸出可由節(jié)點(diǎn)V_INT表示，而且該節(jié)點(diǎn)可被作為輸入電壓提供給第二LDO電路104B，以便為圖1所示意圖示的第二LDO電路104B供電。第二LDO電路104B可包括第二誤差放大器132，例如具有與基準(zhǔn)電路106或其它基準(zhǔn)耦接的輸入、以及與提供可由β_L表示的反饋系數(shù)的第二反饋網(wǎng)絡(luò)134耦接的輸入。

第二誤差放大器132的輸出可被耦接至第二傳輸晶體管136(例如，負(fù)溝道MOSFET或“NMOS”器件)，以便在引腳130提供輸出電壓V_OUT至供應(yīng)負(fù)載140(例如，精密模擬電路)。第一和第二傳輸晶體管126和136的導(dǎo)電類型是示意性的，而且這種晶體管126和136可包括其它導(dǎo)電類型或結(jié)構(gòu)。在圖1中，第一和第二晶體管126和136具有相反的導(dǎo)電類型。在一個(gè)示例中，第二傳輸晶體管136可包括“本征”N溝道器件或其它器件結(jié)構(gòu)，例如具有降低的或者接近零的閾值電壓，其中本征器件與電路拓?fù)?00的其它部分一起共同集成在集成電路120內(nèi)。這種本征器件可通過第一和第二LDO調(diào)節(jié)器電路104A和104B降低電壓降。

第一LDO調(diào)節(jié)器電路104A的單位增益帶寬可包括比第二LDO調(diào)節(jié)器電路104B的單位增益帶寬高的第一指定頻率。作為示意示例，第一LDO調(diào)節(jié)器電路104A的回路增益在幅度上可大于諸如從大約10千赫(KHz)至大約10兆赫(MHz)之類的指定頻率范圍中的的單位增益，而且第二LDO調(diào)節(jié)器電路104B的回路增益可在幅度上小于諸如從大約10KHz至大約10MHz之類的指定頻率范圍的單位增益。級(jí)聯(lián)架構(gòu)的組合(包括更高帶寬的第一LDO調(diào)節(jié)器電路104A和更低帶寬的第二LDO調(diào)節(jié)器電路104B，其中第二LDO調(diào)節(jié)器電路由第一調(diào)節(jié)器電路的輸出V_INT供電)可用于滿足嚴(yán)格的PSR或噪聲規(guī)范中的一個(gè)或多個(gè)而不要求集成電路120外部的電容器。

不被理論約束，拓?fù)?00可被用于提供精密模擬負(fù)載的應(yīng)用。這種負(fù)載可相對(duì)恒定(例如，表示基本靜態(tài)的電流消耗)。拓?fù)?00一般不關(guān)注處理大的瞬變，然而，拓?fù)?00可與其它技術(shù)組合，例如包括使用輔助回路來改進(jìn)瞬態(tài)性能。而且，如上所述，本征器件可用于第二傳輸晶體管136，這可有助于降低輸出阻抗，從而改進(jìn)瞬態(tài)性能。

圖2總體上圖示了一個(gè)示出了可包括LDO調(diào)節(jié)器電路的電路拓?fù)?04A的示例，例如可包括作為圖1的示例中示出的或其它地方描述的級(jí)聯(lián)拓?fù)涞囊徊糠帧＠?，拓?fù)?04A可用來實(shí)施圖1的第一LDO調(diào)節(jié)器電路104A。源260(例如，電池或SMPS輸出)可提供電源電壓VSUPPLY。調(diào)節(jié)器電路可包括第一跨導(dǎo)放大器級(jí)262、第二緩沖級(jí)264和電流緩沖級(jí)266。第二緩沖級(jí)264的輸出可被耦接至傳輸晶體管276，以建立輸出電壓VINT。反饋網(wǎng)絡(luò)234可將VINT節(jié)點(diǎn)耦接至第一跨導(dǎo)級(jí)262的輸入，而且電壓基準(zhǔn)206(例如，帶隙電路)可被耦接至第一跨導(dǎo)級(jí)262的第二輸入。

第一跨導(dǎo)級(jí)262可被實(shí)現(xiàn)為折疊共源共柵拓?fù)涞囊徊糠??？鐚?dǎo)可被表示為gm_1H。R_1H和C_1H可表示第一跨導(dǎo)級(jí)262的輸出阻抗和電容。電流緩沖級(jí)266可提供跨導(dǎo)gm_CB，例如表示折疊共源共柵拓?fù)涞墓苍垂矕牌骷?。電流緩沖級(jí)266與補(bǔ)償電容器C_c一起可形成共源共柵補(bǔ)償方案。附加的零點(diǎn)(由網(wǎng)絡(luò)268形成，包括R_z和C_z)可包含在第一跨導(dǎo)級(jí)262的輸出處以改進(jìn)相位容限。緩沖級(jí)264可包括由gm_2H表示的跨導(dǎo)(具有輸出阻抗1/gm_2H)以及由C_2H表示的輸出電容。第二緩沖級(jí)264可驅(qū)動(dòng)PMOS功率器件(例如，傳輸晶體管276)的柵極，而且傳輸晶體管276的柵源電容可由C_gs表示，其主導(dǎo)了C_2H。傳輸晶體管276器件與阻式分配器網(wǎng)絡(luò)(例如，反饋網(wǎng)絡(luò)234)一起形成了調(diào)節(jié)器電路拓?fù)?04A的第三級(jí)。

對(duì)于共源共柵補(bǔ)償方案，主導(dǎo)極點(diǎn)位置可大致表示為，

其中g(shù)m_PH和R_PH可表示分別與(RF1H+RF2H)并行的傳輸晶體管276級(jí)的跨導(dǎo)和輸出阻抗。共源共柵補(bǔ)償方案引入的非主導(dǎo)極點(diǎn)(阻尼因數(shù)(ζ)和自然頻率(ωn))和零點(diǎn)可表示如下。

非主導(dǎo)極點(diǎn)：

零點(diǎn)：

串聯(lián)電阻R_z和電容器C_z可引入接近單位增益帶寬(UGB)頻率的零點(diǎn)，例如改進(jìn)穩(wěn)定性(而且可引入非主導(dǎo)極點(diǎn)，其遠(yuǎn)超過UGB頻率)。作為示意示例，可從自大約2.2V至大約3.6V的范圍內(nèi)選擇V_SUPPLY，V_REF可被指定為大約1.2V，而且V_INT可被指定為大約2V。

圖3總體上圖示了一個(gè)示出了可包括用來例如圖示圖2的示例中所示的電路拓?fù)?04A的電源抑制(PSR)性能的等效電路拓?fù)涞氖纠?。在圖3中，A_H可表示該調(diào)節(jié)器的開路反饋增益322，β_H可表示反饋系數(shù)335，A_vdd可表示來自源360提供給輸出節(jié)點(diǎn)vint 350的供應(yīng)節(jié)點(diǎn)的開路增益(例如，其中源360對(duì)應(yīng)于為了電源抑制分析而做出的電源信號(hào)貢獻(xiàn))，vref可表示來自基準(zhǔn)306輸出的噪聲，vsupply可表示LDO電路能量輸入軌處的電源噪聲。

該調(diào)節(jié)器的輸出處的電源噪聲可被表示為如下：

圖3可建模包含在級(jí)聯(lián)方案中的第一更高帶寬的LDO調(diào)節(jié)器電路的PSR。第一更高帶寬的LDO調(diào)節(jié)器電路可被配置成抑制或降低從V_SUPPLY節(jié)點(diǎn)耦接至V_INT節(jié)點(diǎn)的電源噪聲(例如，改進(jìn)VSUPPLY對(duì)VINT的抑制)。等式4中的第一項(xiàng)可表示由基準(zhǔn)V_REF產(chǎn)生的或與基準(zhǔn)V_REF關(guān)聯(lián)的噪聲，而且這種噪聲可被相對(duì)于第一LDO調(diào)節(jié)器電路具有更低帶寬的第二LDO調(diào)節(jié)器電路(例如，圖1或4的第二LDO電路104B或404B)抑制或減小。vref項(xiàng)可在與圖3相關(guān)的分析中被忽略而且可在下面的圖4和5的示例中解決。相應(yīng)地，vint可被簡(jiǎn)化如下：

電源抑制可隨后定義如下：

第一LDO調(diào)節(jié)器電路的帶寬可被指定為遠(yuǎn)高于第二LDO調(diào)節(jié)器電路，例如以便提供指定頻率范圍上的足夠的增益以便在V_INT(中間)輸出充分地抑制電源波紋。這種指定頻率范圍可包括進(jìn)入MHz范圍的帶寬，作為示意示例。

圖4總體上圖示了一個(gè)示出了可包括LDO調(diào)節(jié)器電路的電路拓?fù)?04B的示例，例如可包括作為圖1的示例中示出的或其它地方描述的級(jí)聯(lián)拓?fù)涞囊徊糠?。如圖4所示意示出，電路拓?fù)?04B可被耦接至第一LDO調(diào)節(jié)器電路404A的輸出節(jié)點(diǎn)V_INT 450(例如，其中第一LDO調(diào)節(jié)器電路404A可包括與圖2的拓?fù)?04A類似的拓?fù)?。電路拓?fù)?04B由此可提供由第一LDO調(diào)節(jié)器電路404A提供的第二LDO調(diào)節(jié)器電路。圖4的拓?fù)?04B包括包括第一和第二級(jí)的三個(gè)級(jí)，第一和第二級(jí)包括耦接至緩沖電路484的第一差分跨導(dǎo)放大器級(jí)482。第三級(jí)可由輸出晶體管MN2 436提供，例如可包括本征NMOS晶體管。反饋網(wǎng)絡(luò)434可提供由β_L表示的反饋系數(shù)。第一差分增益級(jí)482可包括被表達(dá)為gm_1L的跨導(dǎo)、被表達(dá)為R_1L的輸出阻抗、以及電容C_1L。電容C_1L可還表示位于第一級(jí)的輸出處的集成電容器，而且這種集成電容器可主導(dǎo)C_1L的值。差分跨導(dǎo)級(jí)482的輸入可分別被耦接至基準(zhǔn)電路406(例如，帶隙基準(zhǔn))和反饋網(wǎng)絡(luò)434。

輸出節(jié)點(diǎn)430(V_OUT)處的功率譜密度(PSD)可表示為針對(duì)級(jí)482、484和436中的每個(gè)的PSD之和，其中每個(gè)級(jí)的增益系數(shù)被表示為放大器級(jí)582、584和536，如參考圖5所示的分析所示及所述?；貋韰⒖紙D4，第一級(jí)482的帶寬可被控制，例如以便提供相對(duì)于圖2的LDO拓?fù)?04A的帶寬的低帶寬。例如，第一級(jí)482的帶寬可由一個(gè)或多個(gè)偏置電流控制建立(例如，降低偏置電流來降低帶寬)或增大輸出電容C_1L。在圖4的示意示例中，主導(dǎo)極點(diǎn)補(bǔ)償方案可被使用，例如使用C_1L和R_1L來設(shè)置主導(dǎo)極點(diǎn)頻率的位置。

在一個(gè)示例中，緩沖級(jí)484可包括PMOS源跟隨器，具有分別由gm_2L、1/gm_2L和C_2L表示的跨導(dǎo)、輸出阻抗和電容。集成電容器可被耦接至緩沖第二級(jí)484的輸出，例如以便主導(dǎo)輸出處的總電容C_2L。由于LDO電路拓?fù)?04B的帶寬可相對(duì)于對(duì)LDO電路拓?fù)?04B進(jìn)行饋送的LDO電路404A是有限的，電容C_2L以及功率器件的柵漏電容C_gd形成了超越電路拓?fù)?04B的單位增益帶寬(UGB)的電容式分配器。根據(jù)示意的示例，這種帶寬可大約是1KHz或幾個(gè)KHz。除了可用來饋送電路拓?fù)?04B的更高帶寬的LDO調(diào)節(jié)器404A的PSR性能之外，電容式分配器還可進(jìn)一步提高PSR。即使C_2L可表示刻意形成的(而不是專門寄生的)電容器，第二級(jí)484形成的極點(diǎn)(pole)可超過UGB(例如，其中該UGB由gm1L和C1L建立)，例如這是由于第二級(jí)484的低輸出阻抗。

如上所述，第三級(jí)可包括功率晶體管636(例如，MOS器件，比如形成NMOS源跟隨器)。由于圖4所示的配置不要求包括調(diào)節(jié)器電路拓?fù)?04B的集成電路外部的去耦電容器，所以更低阻抗輸出級(jí)可被用來降低在負(fù)載首先被施加時(shí)或在負(fù)載突然變化時(shí)導(dǎo)致的任何瞬時(shí)下降。由于第二和第三級(jí)(例如，緩沖電路484和晶體管436)形成了源跟隨器電路，因此相對(duì)于其它電路結(jié)構(gòu)，這種源跟隨器電路一般具有更低的輸出阻抗而且因此具有更低的噪聲電壓。為了有助于改進(jìn)瞬變性能，內(nèi)部集成去耦電容器C_int，L可被包含，例如接近輸出引腳或接近負(fù)載電路，如果負(fù)載(例如，VCO)與級(jí)聯(lián)LDO電路404A和404B共同集成。集成去耦電容器一般電容幅度數(shù)量級(jí)小于分立的外部電容器，然而，LDO電路404A和404B的級(jí)聯(lián)配置可仍提供PSR性能可比擬于或者超過要求集成電路外部的大容量去耦電容器的電路的性能的PSR性能。

圖5總體上圖示了一個(gè)示出了可包括可用來例如圖示圖4的示例中所示的電路拓?fù)?04B的噪聲性能的等效電路拓?fù)涞氖纠?duì)于下面的分析，拓?fù)?04B的每個(gè)放大器級(jí)可由分別具有電壓增益A1L、A2L和A3L的放大器級(jí)582、584和536表示。噪聲源可被用來表示基準(zhǔn)電路噪聲506S_n，ref、第一級(jí)輸出噪聲592S_n，1、第二級(jí)輸出噪聲594S_n，2和第三級(jí)輸出噪聲596S_n，3的輸出噪聲功率譜密度(PSD)，以及分別對(duì)應(yīng)于反饋電阻器RF1L和RF2L的噪聲源598S_n，RF1和588S_n，RF2。

對(duì)于不相關(guān)的噪聲源，總輸出噪聲PSD可通過對(duì)每個(gè)分量的貢獻(xiàn)進(jìn)行相加來獲取，如下所示：

如果第一級(jí)582具有有限帶寬，第一增益項(xiàng)A1L在關(guān)注頻率下(例如超過大約10KHz)接近零。本發(fā)明人已經(jīng)認(rèn)識(shí)到，這種低通濾波可抑制或消除基準(zhǔn)電路噪聲506。按照這種方式，基準(zhǔn)電路的噪聲規(guī)范可放寬，這可提供功率或面積節(jié)省中的一個(gè)或多個(gè)。相應(yīng)地，總輸出噪聲PSD可被簡(jiǎn)化如下：

由于第二和第三級(jí)可被實(shí)現(xiàn)為跟隨器級(jí)，這種跟隨器級(jí)具有單位增益，它們的噪聲貢獻(xiàn)較低，而且隨后的關(guān)系可建立如下：

每個(gè)上述PSD分量代表級(jí)阻抗和電容過濾的每個(gè)級(jí)的噪聲而且可被表示如下：

在等式10中，gm1Li和gm1Ll可表示第一放大器級(jí)A1L的輸入和負(fù)載器件的跨導(dǎo)。低噪聲PSD例如可通過降低帶寬(例如，由偏置電流控制)或經(jīng)由刻意形成的電容器C_1L的過濾動(dòng)作中的一個(gè)或多個(gè)來實(shí)現(xiàn)。由于第二和第三級(jí)可被實(shí)現(xiàn)為跟隨器級(jí)，它們各自的噪聲PSD的幅度可對(duì)照第一級(jí)進(jìn)行限制，而且第二和第三級(jí)的這種噪聲PSD可由下述關(guān)系表示：

來自反饋電阻器的噪聲貢獻(xiàn)可被表示為如下等式13和14，而且來自這種反饋電阻器的噪聲貢獻(xiàn)可使用內(nèi)部去耦電容器C_int，L來控制：

與圖3和5對(duì)應(yīng)的模型中示出的分析可被組合來形成針對(duì)LDO調(diào)節(jié)器電路的級(jí)聯(lián)配置的PSR表達(dá)。這種組合PSR表達(dá)可被表示如下，其中等式15表示針對(duì)第一調(diào)節(jié)器的噪聲表達(dá)，而且等式16表示針對(duì)第二調(diào)節(jié)器的噪聲表達(dá)：

由此，總的PSR可被表示如等式17和18所示：

如參考本文其它示例所提到的，級(jí)聯(lián)LDO調(diào)節(jié)器電路可具有不同回路帶寬，例如其中第一LDO調(diào)節(jié)器電路具有相對(duì)于由第一LDO調(diào)節(jié)器電路的輸出饋送的第二LDO調(diào)節(jié)器電路更高的回路帶寬。例如，在指定頻率范圍中，例如大約10KHz至大約1010MHz的范圍，A_H可在幅度上遠(yuǎn)大于單位增益，A_L可在幅度上遠(yuǎn)小于單位增益。由此，等式18的表達(dá)式可進(jìn)一步被簡(jiǎn)化成等式19所示：

由于第二LDO調(diào)節(jié)器電路可具有比第一LDO調(diào)節(jié)器電路遠(yuǎn)遠(yuǎn)更有限的帶寬，項(xiàng)可在vref-to-vout傳遞函數(shù)中變得可忽略。而且，如前面參考圖4的示例提到的，主導(dǎo)了更低帶寬調(diào)節(jié)器的第二級(jí)處的C_2L的刻意形成的電容器(例如，級(jí)聯(lián)配置的第二LDO調(diào)節(jié)器電路)可形成具有功率輸出FET的柵漏電容C_gd的電容式分配器。在其中這種電容式分配器存在的示例中，項(xiàng)A_vdd，L(j)在超過更低帶寬調(diào)節(jié)器的UGB的頻率范圍中可近似表示為由此，對(duì)應(yīng)于電壓基準(zhǔn)的噪聲增益可進(jìn)一步被這種電容性劃分抑制，而且基準(zhǔn)電路的PSR規(guī)范可由此放寬該比例

圖6總體上圖示了一種技術(shù)600，例如一種方法，其可包括將第一和第二LDO調(diào)節(jié)器電路按級(jí)聯(lián)配置耦接，而且將第二LDO調(diào)節(jié)器電路的輸出耦接至負(fù)載。在602，第一LDO調(diào)節(jié)器電路可被耦接至源，例如電池或開關(guān)模式電源(SMPS)的輸出。第一LDO調(diào)節(jié)器電路可提供第一經(jīng)調(diào)節(jié)的輸出電壓給中間節(jié)點(diǎn)(例如，例如可由V_INT表示)。第一LDO調(diào)節(jié)器電路的回路增益在幅度上遠(yuǎn)大于規(guī)定頻率范圍內(nèi)的單位增益。根據(jù)各種示意示例，這種頻率范圍可延展至MHz或幾十MHz的范圍。在604，第二LDO調(diào)節(jié)器電路可被耦接至中間節(jié)點(diǎn)，例如由中間節(jié)點(diǎn)供電。第二LDO調(diào)節(jié)器電路可提供經(jīng)調(diào)節(jié)的第二輸出電壓給輸出節(jié)點(diǎn)(例如，V_OUT)。第二LDO調(diào)節(jié)器電路的回路增益可不同于第一LDO調(diào)節(jié)器電路，例如在幅度上小于規(guī)定頻率范圍中的單位增益。例如，根據(jù)各種示意示例，第二LDO調(diào)節(jié)器電路可具有延展至KHz、幾個(gè)KHz或幾十個(gè)KHz的單位增益帶寬。

在606，第二LDO調(diào)節(jié)器電路的輸出節(jié)點(diǎn)可被耦接至負(fù)載，比如精密模擬負(fù)載，例如包括鎖相環(huán)、壓控振蕩器、低噪聲放大器或功率放大器中的一個(gè)或多個(gè)。這種負(fù)載可包括與包括第一和第二LDO調(diào)節(jié)器電路的集成電路分離的電路系統(tǒng)。替換地或者附加地，負(fù)載可包括與第一和第二LDO調(diào)節(jié)器電路共同集成的電路系統(tǒng)。在一個(gè)示例中，電壓基準(zhǔn)(例如，帶隙基準(zhǔn))可與第一和第二LDO調(diào)節(jié)器電路共同集成，或者基準(zhǔn)可與第一和第二LDO調(diào)節(jié)器電路分離。在前面提到的各種示例中，第一和第二LDO電路的級(jí)聯(lián)配置無須要求處于集成電路外部的電容器或者與第二LDO調(diào)節(jié)器電路的輸出耦接的電路。

各種注解&示例

示例1可包括或使用主題(例如，一種設(shè)備、一種方法、一種用于執(zhí)行動(dòng)作的裝置、或者一種包括指令的裝置可讀介質(zhì)，在該指令被裝置執(zhí)行時(shí)可使裝置執(zhí)行動(dòng)作)，例如可包括或使用一種調(diào)節(jié)器電路，具有級(jí)聯(lián)拓?fù)?，包括：具有供?yīng)節(jié)點(diǎn)的第一集成低壓差(LDO)調(diào)節(jié)器電路，第一集成LDO調(diào)節(jié)器電路被配置成提供第一回路帶寬而且被配置成利用供應(yīng)節(jié)點(diǎn)提供的能量來向中間節(jié)點(diǎn)提供經(jīng)調(diào)節(jié)的第一輸出電壓；以及具有與中間節(jié)點(diǎn)耦接的輸入的第二集成LDO調(diào)節(jié)器電路，第二LDO調(diào)節(jié)器電路被配置成提供第二回路帶寬而且被配置成向輸出節(jié)點(diǎn)提供經(jīng)調(diào)節(jié)的第二輸出電壓。第二回路帶寬窄于第一回路帶寬，而且第一和第二LDO調(diào)節(jié)器電路被配置成提供規(guī)定的電源抑制比(PSRR)以及規(guī)定的輸出噪聲電壓密度，而不要求與處于包括第一和第二集成LDO調(diào)節(jié)器的集成電路外部的輸出節(jié)點(diǎn)耦接的分立電容器。

示例2可包括或者可選地與示例1的主題結(jié)合以選擇性地包括：第一集成LDO調(diào)節(jié)器電路的回路增益遠(yuǎn)高于規(guī)定頻率范圍內(nèi)的單位增益，第二集成LDO調(diào)節(jié)器電路的回路增益遠(yuǎn)低于規(guī)定頻率范圍內(nèi)的單位增益。

示例3可包括或者可選地與示例1或2中的一個(gè)或者任意組合的主題結(jié)合以選擇性地包括：第一和第二集成LDO調(diào)節(jié)器電路中的每個(gè)都包括耦接至傳輸晶體管的誤差放大器。

示例4可包括或者可選地與示例3的主題結(jié)合以選擇性地包括：第一集成LDO調(diào)節(jié)器的傳輸晶體管包括第一導(dǎo)電類型，第二集成LDO調(diào)節(jié)器電路的傳輸晶體管包括相反的第二導(dǎo)電類型。

示例5可包括或者可選地與示例4的主題結(jié)合以選擇性地包括：第一集成LDO調(diào)節(jié)器的傳輸晶體管包括PMOS器件，第二集成LDO調(diào)節(jié)器電路的傳輸晶體管包括NMOS器件。

示例6可包括或者可選地與示例5的主題結(jié)合以選擇性地包括：NMOS器件包括本征器件。

示例7可包括或者可選地與示例1至4中的一個(gè)或者任意組合的主題結(jié)合以選擇性地包括：第一集成LDO調(diào)節(jié)器電路包括折疊級(jí)聯(lián)級(jí)以及耦接在折疊級(jí)聯(lián)級(jí)和集成傳輸晶體管之間的緩沖級(jí)。

示例8可包括或者可選地與示例7的主題結(jié)合以選擇性地包括：串聯(lián)RC網(wǎng)絡(luò)，其被配置成提供與第一集成LDO調(diào)節(jié)器電路的單位增益帶寬對(duì)應(yīng)的頻率附近的零點(diǎn)。

示例9可包括或者可選地與示例7或8中的一個(gè)或者任意組合的主題結(jié)合以選擇性地包括：折疊級(jí)聯(lián)級(jí)包括耦接至電流緩沖器的至少一個(gè)補(bǔ)償電容器，電流緩沖器包括折疊級(jí)聯(lián)級(jí)的一部分。

示例10可包括或者可選地與示例1至9中的一個(gè)或者任意組合的主題結(jié)合以選擇性地包括：第二集成LDO包括差分跨導(dǎo)級(jí)以及具有跨導(dǎo)的源跟隨級(jí)，源跟隨級(jí)耦接在差分跨導(dǎo)級(jí)和傳輸晶體管之間。

示例11可包括或者可選地與示例1至10中的一個(gè)或者任意組合的主題結(jié)合以選擇性地包括：第二集成LDO調(diào)節(jié)器電路的輸出耦接至集成去耦電容器。

示例12可包括或者可選地與示例1至11中的一個(gè)或者任意組合的主題結(jié)合以選擇性地包括：第一和第二LDO調(diào)節(jié)器電路被耦接至電壓基準(zhǔn)，而且相對(duì)于沒有第一和第二LDO調(diào)節(jié)器電路的級(jí)聯(lián)配置而且沒有窄于第一回路帶寬的第二回路帶寬的調(diào)節(jié)器電路結(jié)構(gòu)，電壓基準(zhǔn)的噪聲規(guī)范和電源抑制規(guī)范被放寬。

示例13可包括或者可選地與示例1至12中的一個(gè)或者任意組合的主題結(jié)合以選擇性地包括：第一和第二LDO調(diào)節(jié)器電路被配置成在驅(qū)動(dòng)包括鎖相環(huán)、壓控振蕩器、低噪聲放大器或功率放大器中的一個(gè)或多個(gè)的負(fù)載電路時(shí)提供規(guī)定的PSRR和規(guī)定的輸出噪聲電壓密度。

示例14可包括或者可選地與示例1至13中的一個(gè)或者任意組合的主題結(jié)合以選擇性地包括：主題(例如，一種設(shè)備、一種方法、一種用于執(zhí)行動(dòng)作的裝置、或者一種包括指令的裝置可讀介質(zhì)，在該指令被裝置執(zhí)行時(shí)可使裝置執(zhí)行動(dòng)作)，例如可包括一種調(diào)節(jié)器電路，具有級(jí)聯(lián)拓?fù)洌ǎ壕哂泄?yīng)節(jié)點(diǎn)的第一集成低壓差(LDO)調(diào)節(jié)器電路，第一集成LDO調(diào)節(jié)器電路被配置成提供第一回路帶寬而且被配置成利用供應(yīng)節(jié)點(diǎn)提供的能量來向中間節(jié)點(diǎn)提供經(jīng)調(diào)節(jié)的第一輸出電壓；以及具有與中間節(jié)點(diǎn)耦接的輸入的第二集成LDO調(diào)節(jié)器電路，第二LDO調(diào)節(jié)器電路被配置成提供第二回路帶寬而且被配置成向輸出節(jié)點(diǎn)提供經(jīng)調(diào)節(jié)的第二輸出電壓。第二回路帶寬窄于第一回路帶寬；以及第一和第二LDO調(diào)節(jié)器電路被配置成提供規(guī)定的電源抑制比(PSRR)以及規(guī)定的輸出噪聲電壓密度，而不要求與處于包括第一和第二集成LDO調(diào)節(jié)器的集成電路外部的輸出節(jié)點(diǎn)耦接的分立電容器。第一集成LDO調(diào)節(jié)器的傳輸晶體管包括PMOS器件；第二集成LDO調(diào)節(jié)器電路的傳輸晶體管包括NMOS器件。

示例15可包括或者可選地與示例14的主題結(jié)合以選擇性地包括：第一集成LDO調(diào)節(jié)器電路的回路增益在幅度上大于從大約10千赫(kHz)至大約10兆赫(MHz)的頻率范圍內(nèi)的單位增益，第二集成LDO調(diào)節(jié)器電路的回路增益在幅度上遠(yuǎn)小于從大約10kHz至大約10MHz的頻率范圍內(nèi)的單位增益。

示例16可包括或者可選地與示例14或15中的一個(gè)或者任意組合的主題結(jié)合以選擇性地包括：NMOS器件包括本征器件。

示例17可包括或者可選地與示例1至16中的一個(gè)或者任意組合的主題結(jié)合以選擇性地包括：主題(例如，一種設(shè)備、一種方法、一種用于執(zhí)行動(dòng)作的裝置、或者一種包括指令的裝置可讀介質(zhì)，在該指令被裝置執(zhí)行時(shí)可使裝置執(zhí)行動(dòng)作)，例如可包括：將第一集成低壓差(LDO)調(diào)節(jié)器電路耦接至一個(gè)源，以便利用在幅度上遠(yuǎn)大于規(guī)定頻率范圍內(nèi)的單位增益的回路增益向中間節(jié)點(diǎn)提供經(jīng)調(diào)節(jié)的第一輸出電壓；以及將第二集成LDO調(diào)節(jié)器電路耦接至中間節(jié)點(diǎn)，包括利用中間節(jié)點(diǎn)向第二集成LDO調(diào)節(jié)器電路供電，由此利用在幅度上遠(yuǎn)小于規(guī)定頻率范圍內(nèi)的單位增益的回路增益將經(jīng)調(diào)節(jié)的第二輸出電壓提供給輸出節(jié)點(diǎn)。

示例18可包括或者可選地與示例17的主題結(jié)合以選擇性地包括：將輸出節(jié)點(diǎn)耦接至負(fù)載電路而無需外部電容器。

示例19可包括或者可選地與示例18的主題結(jié)合以選擇性地包括：負(fù)載電路包括鎖相環(huán)、壓控振蕩器、低噪聲放大器或功率放大器中的一個(gè)或多個(gè)。

示例20可包括或者可選地與示例17至19中的一個(gè)或者任意組合的主題結(jié)合以選擇性地包括：第一和第二LDO調(diào)節(jié)器電路被配置成提供規(guī)定的電源抑制比(PSRR)以及規(guī)定的輸出噪聲電壓密度，而不要求與處于包括第一和第二集成LDO調(diào)節(jié)器的集成電路外部的輸出節(jié)點(diǎn)耦接的分立電容器。

示例21可包括或者可選地與示例1至20中的一個(gè)或者任意組合的主題結(jié)合以選擇性地包括：可包括用于執(zhí)行示例1至20的功能中的任意一個(gè)或多個(gè)的裝置的主題，或者包括在被機(jī)器執(zhí)行時(shí)使得機(jī)器執(zhí)行示例1至20的功能中的任意一個(gè)或多個(gè)的指令的機(jī)器可讀介質(zhì)。

這些非限制性示例中的每個(gè)可以是獨(dú)立的，或者可以與其它示例中的一個(gè)或多個(gè)按照各種排列方式或各種組合方式進(jìn)行組合。

上述詳細(xì)說明包括參考附圖，附圖形成了詳細(xì)說明的一部分。附圖通過圖示的方式示出了具體實(shí)施例，其中本發(fā)明可被實(shí)現(xiàn)。這些實(shí)施例在此還被稱為“示例”。這種示例可包括除了示出或描述的元素之外的元素。然而，本發(fā)明人還設(shè)想其中僅僅提供示出或描述的這些元素的示例。而且，本發(fā)明人還設(shè)想使用示出或描述的這些元素(或者其一個(gè)或多個(gè)方面)的任意組合方式或排列方式的示例，要么參考具體示例(或者其一個(gè)或多個(gè)方面)，要么參考此處示出或描述的其它示例(或者其一個(gè)或多個(gè)方面)。

在本文檔與通過引用并入的任意文檔之間出現(xiàn)不一致的使用的情況下，本文檔中的使用控制。

在本文中，在專利文檔中，術(shù)語“一種”或“一個(gè)”被用來包含一個(gè)或多個(gè)，不依賴于“至少一個(gè)”或“一個(gè)或多個(gè)”的任意其它實(shí)例或用途。在本文中，術(shù)語“或”被用來指示無排他性的，由此“A或B”包括“A但沒有B”、“B但沒有A”以及“A和B”，除非特別說明。在本文中，術(shù)語“包括”和“其中”作為各個(gè)術(shù)語“包含”和“其中”的通俗易懂的等價(jià)形式。而且，在所附權(quán)利要求中，術(shù)語“包括”和“包含”是開放式的，即，一種系統(tǒng)、裝置、產(chǎn)品、合成物、配方或處理，包括權(quán)利要求中的該術(shù)語之后列出的元素之外的元素，仍被認(rèn)為落入該權(quán)利要求的范圍之內(nèi)。而且，在所附權(quán)利要求中，術(shù)語“第一”、“第二”和“第三”等被僅僅用作標(biāo)記，而不是旨在對(duì)它們的目標(biāo)強(qiáng)加數(shù)值要求。

本文描述的方法示例可以是至少部分地機(jī)器或計(jì)算機(jī)實(shí)現(xiàn)的。一些示例可包括計(jì)算機(jī)可讀介質(zhì)或機(jī)器可讀介質(zhì)，其被可操作來配置電子裝置以執(zhí)行以上示例中描述的方法的指令所編碼。這種方法的實(shí)施方式可包括代碼，例如微代碼、匯編語言代碼、高級(jí)語言代碼等。這種代碼可包括計(jì)算機(jī)可讀指令，用于執(zhí)行各種方法。代碼可形成計(jì)算機(jī)編程產(chǎn)品的一部分。而且，在一個(gè)示例中，代碼可被實(shí)質(zhì)地存儲(chǔ)在一個(gè)或多個(gè)揮發(fā)性的、非暫時(shí)的、或非易失性的切實(shí)的計(jì)算機(jī)可讀介質(zhì)上，例如在執(zhí)行期間或在其它時(shí)間。這些切實(shí)的計(jì)算機(jī)可讀介質(zhì)的示例可包括但不限于硬盤、可移動(dòng)磁盤、可移動(dòng)光盤(例如，緊致盤和數(shù)字視頻盤)、磁帶、存儲(chǔ)卡或棒、隨機(jī)訪問存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)等。

術(shù)語“MOS”、“MOSFET”、“PMOS”或“NMOS”的使用并沒有暗示或要求該器件必須包括金屬層或金屬柵極。實(shí)際上，這種器件可包括導(dǎo)電柵極結(jié)構(gòu)或其它導(dǎo)電層，例如可包括多晶硅或其它材料。

上述說明是示意性的，而不是限制性的。例如，上述示例(或者它們的一個(gè)或多個(gè)方面)可彼此組合使用。其它實(shí)施例可被使用，例如由本領(lǐng)域技術(shù)人員在查閱上述說明之后使用。摘要被提供來符合37 C.F.R.§1.72(b)，以允許讀者快速確定技術(shù)公開的本質(zhì)。應(yīng)該理解的是，其不會(huì)被用于解釋或限制權(quán)利要求的范圍或含義。而且，在上述說明書中，各種特征可被組合起來精簡(jiǎn)公開文本。這不應(yīng)該被解釋為認(rèn)為未請(qǐng)求保護(hù)的公開特征對(duì)于任意權(quán)利要求是必須的。實(shí)際上，創(chuàng)造性主題可實(shí)際上少于具體公開的實(shí)施例的所有特征。因此，所附權(quán)利要求在此被并入具體實(shí)施例作為示例或?qū)嵤├?，其中每個(gè)權(quán)利要求本身就是單獨(dú)的實(shí)施例，而且可以考慮，這種實(shí)施例可按照各種組合方式或各種排列方式彼此組合。本發(fā)明的范圍應(yīng)該參考權(quán)利要求以及權(quán)利要求的等價(jià)形式的完全范圍來確定。