帶隙基準電路和集成電路的制作方法

文檔序號：6315930閱讀：314來源：國知局

帶隙基準電路和集成電路的制作方法
【專利摘要】本實用新型涉及一種帶隙基準電路和集成電路，所述帶隙基準電路包括第一電壓輸出電路、第二電壓輸出電路、第一電容、第二電容、第三電容、模式控制電路和運算放大器。通過模式控制電路使得所述帶隙基準電路在不同模式間切換，在第一模式下利用電容對失調(diào)電壓和低頻閃爍噪聲采樣，在第二模式下利用采樣獲得結果進行補償，由此可以消除運算放大器的失調(diào)電壓和低頻閃爍噪聲對于電路的負面影響，使得輸出的帶隙基準電壓不受干擾。
【專利說明】帶隙基準電路和集成電路

【技術領域】
[0001] 本實用新型涉及電路技術，具體涉及一種帶隙基準電路和包含其的集成電路。

【背景技術】
[0002] 帶隙（bandgap)基準電路用于為電路提供不隨溫度變化的基準電壓。圖1是現(xiàn)有的帶隙基準電路10的電路示意圖。如圖1所示，通過將晶體管Ql、Q2設置為相同的晶體管，同時將電流源II和12的電流比值設置為η :1，則晶體管Q1的發(fā)射極電壓vBE1 (也即， PN結電壓）和晶體管Q2的發(fā)射極電壓vBE2(也即，PN結電壓）滿足：
[0003] vBE1-vBE2 = ντ · In (η)
[0004] 其中，vT( = k*T/q)是晶體管Q1、Q2的熱電壓。k是玻爾茲曼常數(shù)，等于 1. 38X 10_23, T為絕對溫度，q為元電荷的電荷量，等于1. 602X 10_19。
[0005] 由此，上述差值與絕對溫度成正比，圖1所示的帶隙基準電路10利用運算放大器 0P獲得該差值，并基于該差值控制受控電流源13產(chǎn)生于絕對溫度成正比的電流，進而對晶體管Q3的發(fā)射極電壓v BE3進行修正，抵消其中與絕對溫度相關的部分，輸出不隨溫度變化的帶隙基準電壓vKEF。
[0006] 但是，在實際電路中，運算放大器0P會受到失調(diào)電壓和低頻閃爍噪聲的影響，使得其不可能按照理想運算放大器的特性運行，由此導致帶隙基準電路精確度下降。實用新型內(nèi)容
[0007] 有鑒于此，本實用新型提供一種帶隙基準電路和集成電路消除運算放大器的失調(diào) 電壓和低頻閃爍噪聲對于電路的負面影響。
[0008] 第一方面，提供一種帶隙基準電路，一種帶隙基準電路，包括第一電壓輸出電路、第二電壓輸出電路、第一電容、第二電容、第三電容、模式控制電路和運算放大器；
[0009] 所述第一電壓輸出電路輸出第一電壓，所述第二電壓輸出電路輸出第二電壓，所述第一電壓和所述第二電壓的差值與絕對溫度成正比；
[0010] 所述第一電容、第二電容和第三電容的第一端均與所述運算放大器的反相輸入端連接；
[0011] 所述模式控制電路用于在第一模式下使得所述第一電容的第二端與所述第一電壓輸出電路連接，所述第二電容的第二端和所述第一電壓輸出電路連接，所述第三電容的第二端連接到參考點；在第二模式下使得所述第一電容的第二端連接到參考點，所述第二電容的第二端和所述第二電壓輸出電路連接，所述第三電容的第二端連接到所述運算放大器的輸出端；
[0012] 所述運算放大器的同相輸入端連接到參考點。
[0013] 優(yōu)選地，所述模式控制電路控制所述帶隙基準電路的連接模式，在第一模式下使得所述第三電容聚集與等效誤差電壓成比例的電荷量，在由第一模式切換到第二模式時，使得第一電容和第二電容向所述第三電容轉移電荷量與所述第一電壓、第二電壓的差值成比例的電荷，從而基于所述與等效誤差電壓成比例的電荷量對運算放大器的反相輸入端的等效誤差電壓進行補償，輸出帶隙基準電壓；
[0014] 所述等效誤差電壓用于表征所述運算放大器的低頻閃爍噪聲和失調(diào)電壓。
[0015] 優(yōu)選地，在第一模式下，第一電容和第二電容上存儲的總電荷為：
[0016] Q(1+2)1 = (C!+C2) · (vBE1-vcom-vn)
[0017] 在第一模式下，第三電容上存儲的電荷為：
[0018] Q31 = -C3 · vn
[0019] 在第二模式下，第一電容和第二電容上存儲的總電荷為：
[0020] Q(i+2)2 一〇2νΒΕ2_〇2ν(；οπι_ (。1+。2) Vn
[0021] 在第二模式下，第三電容上存儲電荷為：
[0022] Q32 - _C3vn+ (Cj+02) VBEi_C2vBE2_C1v com
[0023] 其中，Q(1+ai為第一模式下第一電容和第二電容上存儲的總電荷，Q(1+m為第二模式下第一電容和第二電容上存儲的總電荷，Q 3i為第一模式下第三電容存儲的電荷，為第二模式下第三電容存儲的電荷，Ci為第一電容的電容值，C2為第二電容的電容值，C3為第三電容的電容值，v BE1為所述第一電壓，vBE2為所述第二電壓，vn為所述等效誤差電壓，為參考點電壓。
[0024] 優(yōu)選地，所述模式控制電路包括第一開關模塊、第二開關模塊和第三開關模塊；
[0025] 所述第一開關模塊連接在所述第一電壓輸出電路和所述第一電容的第二端之間，用于使得所述第一電容的第二端在第一模式下與所述第一電壓輸出電路連接，在第二模式下連接到參考點；
[0026] 所述第二開關模塊連接在所述第二電容的第二端和所述第一電壓輸出電路以及第二電壓輸出電路之間，用于使得所述第二電容的第二端在第一模式下和所述第一電壓輸出電路連接，在第二模式下和所述第二電壓輸出電路連接；
[0027] 所述第三開關模塊連接在所述第三電容的第二端和所述運算放大器的輸出端之間，用于使得所述第三電容的第二端在第一模式下連接到參考點，在第二模式下連接到所述運算放大器的輸出端。
[0028] 優(yōu)選地，所述第一開關模塊包括第一開關和第二開關，所述第一開關連接在所述第一電容的第二端和所述第一電壓輸出電路之間，所述第二開關連接在所述第一電容的第二端和參考點之間；
[0029] 所述第二開關模塊包括第三開關和第四開關，所述第三開關連接在所述第二電容的第二端和所述第一電壓輸出電路之間，所述第四開關連接在所述第二電容的第二端和所述第二電壓輸出電路之間；
[0030] 所述第三開關模塊包括第五開關和第六開關，所述第五開關連接在所述第三電容的第二端和參考點之間，所述第六開關連接在所述第三電容的第二端和所述運算放大器的輸出端之間；
[0031] 所述第一、第三、第五開關在第一模式下導通，在第二模式下關斷；
[0032] 所述第二、第四、第六開關在第一模式下關斷，在第二模式下導通。
[0033] 優(yōu)選地，所述第一電容和第三電容具有相同的電容值；或者
[0034] 所述參考點電壓等于零。
[0035] 第二方面，提供一種帶隙基準電路，包括第一電壓輸出電路、第二電壓輸出電路、第一電容、第二電容、第三電容、模式控制電路和運算放大器；
[0036] 所述第一電壓輸出電路輸出第一電壓，所述第二電壓輸出電路輸出第二電壓，所述第一電壓和所述第二電壓的差值與絕對溫度成正比；
[0037] 所述第一電容、第二電容和第三電容的第一端均與所述運算放大器的反相輸入端連接；
[0038] 所述模式控制電路用于在第一模式下使得所述第一電容的第二端與所述第一電壓輸出電路連接，所述第二電容的第二端和參考點連接，所述第三電容的第二端連接到參考點；在第二模式下使得所述第一電容的第二端連接到參考點，所述第二電容的第二端和所述第二電壓輸出電路連接，所述第三電容的第二端連接到所述運算放大器的輸出端；
[0039] 所述運算放大器的同相輸入端連接到參考點。
[0040] 優(yōu)選地，所述模式控制電路控制所述帶隙基準電路的連接模式，在第一模式下使得所述第三電容聚集與等效誤差電壓成比例的電荷量，在由第一模式切換到第二模式時，使得第一電容和第二電容向所述第三電容轉移電荷量與所述第一電壓、第二電壓的差值成比例的電荷，從而基于所述與等效誤差電壓成比例的電荷量對運算放大器的反相輸入端的等效誤差電壓進行補償，輸出帶隙基準電壓；
[0041] 所述等效誤差電壓用于表征所述運算放大器的低頻閃爍噪聲和失調(diào)電壓。
[0042] 優(yōu)選地，在第一模式下，第一電容和第二電容上存儲的總電荷為：
[0043] =
[0044] 在第一模式下，第三電容上存儲的電荷為：
[0045] Q31 = -C3 · vn
[0046] 在第二模式下，第一電容和第二電容上存儲的總電荷為：
[0047] Q(1+2)2 = C2vBE2-C2vcom-(Ci+C^ vn
[0048] 在第二模式下，第三電容上存儲電荷為：
[0049] Q32 - _C3Vn+C1vBE1_C 2vBE2+ (C2_C1) vcom
[0050] 其中，Q(1+ai為第一模式下第一電容和第二電容上存儲的總電荷，Q(1+m為第二模式下第一電容和第二電容上存儲的總電荷，Q 3i為第一模式下第三電容存儲的電荷，為第二模式下第三電容存儲的電荷，Ci為第一電容的電容值，C2為第二電容的電容值，C3為第三電容的電容值，V BE1為所述第一電壓，VBE2為所述第二電壓，Vn為所述等效誤差電壓，V?！窞?參考點電壓。
[0051] 優(yōu)選地，所述模式控制電路包括第一開關模塊、第二開關模塊和第三開關模塊；
[0052] 所述第一開關模塊連接在所述第一電壓輸出電路和所述第一電容的第二端之間，用于使得所述第一電容的第二端在第一模式下與所述第一電壓輸出電路連接，在第二模式下連接到參考點；
[0053] 所述第二開關模塊連接在所述第二電壓輸出電路和所述第一電容的第二端之間，用于使得所述第二電容的第二端在第一模式下和參考點連接，在第二模式下和所述第二電壓輸出電路連接；
[0054] 所述第三開關模塊連接在所述第三電容的第二端和所述運算放大器的輸出端之間，用于使得所述第三電容的第二端在第一模式下連接到參考點，在第二模式下連接到所述運算放大器的輸出端。
[0055] 優(yōu)選地，所述第一開關模塊包括第一開關和第二開關，所述第一開關連接在所述第一電容的第二端和所述第一電壓輸出電路之間，所述第二開關連接在所述第一電容的第二端和參考點之間；
[0056] 所述第二開關模塊包括第三開關和第四開關，所述第三開關連接在所述第二電容的第二端和參考點之間，所述第四開關連接在所述第二電容的第二端和所述第二電壓輸出電路之間；
[0057] 所述第三開關模塊包括第五開關和第六開關，所述第五開關連接在所述第三電容的第二端和參考點之間，所述第六開關連接在所述第三電容的第二端和所述運算放大器的輸出端之間；
[0058] 所述第一、第三、第五開關在第一模式下導通，在第二模式下關斷；
[0059] 所述第二、第四、第六開關在第一模式下關斷，在第二模式下導通。
[0060] 對于第一方面和第二方面所述的帶隙基準電路，優(yōu)選地，所述帶隙基準電路還包括反饋控制電路，所述反饋控制電路連接在所述運算放大器的反相輸入端和輸出端之間，用于在第一模式下在所述運算放大器的反相輸入端和輸出端之間形成反饋通路，在第二模式下斷開。
[0061] 優(yōu)選地，所述反饋控制電路包括第四電容和第四開關模塊；
[0062] 所述第四電容的第一端與所述運算放大器的輸出端連接；
[0063] 所述第四開關模塊連接在所述第四電容的第二端和所述運算放大器的反相輸入端之間，用于使得所述第四電容的第二端在第一模式下和所述運算放大器的反相輸入端連接，在第二模式下連接到參考點。
[0064] 優(yōu)選地，所述第四開關模塊包括第七開關和第八開關，所述第七開關連接在所述第四電容的第二端和所述運算放大器的反相輸入端之間，所述第八開關連接在所述第四電容的第二端和參考點之間；
[0065] 所述第七開關在第一模式下導通，在第二模式下關斷；所述第八開關在第一模式下關斷，在第二模式下導通。
[0066] 優(yōu)選地，所述反饋控制電路包括連接在所述運算放大器的反相輸入端和輸出端之間的反饋控制開關，所述反饋控制開關在第一模式下導通，在第二模式下關斷。
[0067] 優(yōu)選地，所述帶隙基準電路還包括采樣輸出電路，用于采樣并輸出運算放大器在第二模式下的輸出電壓作為帶隙基準電壓。
[0068] 優(yōu)選地，所述第一電壓輸出電路包括第一電流源和第一雙極性晶體管，所述第一電流源和所述第一雙極性晶體管的發(fā)射極連接，所述第一雙極性晶體管的集電極和基極均連接到接地端；
[0069] 所述第二電壓輸出電路包括第二電流源和第二雙極性晶體管，所述第二電流源和所述第二雙極性晶體管的發(fā)射極連接，所述第二雙極性晶體管的集電極和基極均連接到接地端。
[0070] 優(yōu)選地，所述第一雙極性晶體管和所述第二雙極性晶體管具有相同的發(fā)射區(qū)面積；所述第一電流源和所述第二電流源具有不同的電流；或者，
[0071] 所述第一雙極性晶體管和所述第二雙極性晶體管具有不同的發(fā)射區(qū)面積，所述第一電流源和所述第二電流源具有相同的電流。
[0072] 優(yōu)選地，所述模式控制電路使得所述帶隙基準電路的連接模式在所述第一模式和所述第二模式之間交替切換。
[0073] 優(yōu)選地，在所述第一模式和所述第二模式切換期間還包括過渡模式，所述模式控制電路在所述過渡模式下控制所述第一電容、第二電容和第三電容的第二端均懸空。
[0074] 優(yōu)選地，所述第一電容的電容值等于所述第二電容和所述第三電容的電容值之和；或者
[0075] 所述參考點電壓等于零。
[0076] 第三方面，提供一種集成電路，包括如上所述的帶隙基準電路和MEMS傳感器；
[0077] 所述帶隙基準電路用于為所述MEMS傳感器提供直流參考電壓。
[0078] 通過設置兩個模式，在第一模式下利用電容對失調(diào)電壓和低頻閃爍噪聲采樣，在第二模式下利用采樣獲得結果進行補償，由此可以消除運算放大器的失調(diào)電壓和低頻閃爍噪聲對于電路的負面影響，使得輸出的帶隙基準電壓不受干擾。

【專利附圖】

【附圖說明】
[0079] 通過以下參照附圖對本實用新型實施例的描述，本實用新型的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中：
[0080] 圖1是典型的帶隙基準電路的電路示意圖；
[0081] 圖2是本實用新型第一實施例的帶隙基準電路的電路示意圖；
[0082] 圖3是本實用新型第一實施例的帶隙基準電路在第一模式的等效電路圖；
[0083] 圖4是本實用新型第一實施例的帶隙基準電路在第二模式的等效電路圖；
[0084] 圖5是本實用新型第一實施例的一個優(yōu)選方案中過渡模式的等效電路圖；
[0085] 圖6是本實用新型第一實施例的一個優(yōu)選方案中的開關時序圖；
[0086] 圖7是本實用新型第二實施例的帶隙基準電路的電路示意圖；
[0087] 圖8是本實用新型第三實施例的帶隙基準電路的電路示意圖；
[0088] 圖9是本實用新型第三實施例的帶隙基準電路在第一模式的等效電路圖；
[0089] 圖10是本實用新型第三實施例的帶隙基準電路在第二模式的等效電路圖；
[0090] 圖11是本實用新型第四實施例的帶隙基準電路的電路示意圖；
[0091] 圖12是本實用新型第五實施例的帶隙基準電壓生成方法的流程圖。

【具體實施方式】
[0092] 以下將參照附圖更詳細地描述本實用新型的各種實施例。在各個附圖中，相同的元件采用相同或類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。
[0093] 圖2是本實用新型第一實施例的帶隙基準電路的電路示意圖。如圖2所示，帶隙基準電路20包括第一電壓輸出電路21、第二電壓輸出電路22、第一電容C1、第二電容C2、第三電容C3、模式控制電路和運算放大器0P1。
[0094] 對于理想運算放大器，如果其兩個輸入端電壓完全相同，則輸出應為0V。而對與實際電路中的運算放大器，由于溫度漂移現(xiàn)象的存在，其需要輸入差分電壓才能保證輸出為 ον。運算放大器在兩個輸入端電壓完全相同時所輸出的電壓被稱為失調(diào)電壓。失調(diào)電壓以及低頻閃爍噪聲均可以用連接在運算放大器輸入端的電壓源來模擬。在圖2中，運算放大器0Ρ1被等效為由電壓源νη和理想運算放大器Ι0Ρ組成的電路，電壓源ν η連接在理想運算放大器Ι0Ρ的反相輸入端，電壓源vn產(chǎn)生的等效誤差電壓νη可以表征運算放大器0Ρ的失調(diào)電壓和低頻閃爍噪聲。由此，運算放大器0Ρ1的同相輸入端與理想運算放大器Ι0Ρ的正相輸入端，運算放大器0Ρ1的反相輸入端為電壓源ν η遠離理想運算放大器Ι0Ρ的反相輸入端的一端。
[0095] 第一電壓輸出電路21輸出第一電壓νΒΕ1，第二電壓輸出電路22輸出第二電壓ν ΒΕ2，第一電壓vBE1和第二電壓vBE2的差值與絕對溫度T成正比。
[0096] 也即，使得第一電壓vBE1和第二電壓vBE2的差值滿足：
[0097] vBE1-vBE2 = ντ · In (η)
[0098] 優(yōu)選地，第一電壓輸出電路21和第二電壓輸出電路22具有相同的結構，其中，第一電壓輸出電路21包括第一電流源II和第一雙極性晶體管Β1，第一電流源II和第一雙極性晶體管Β1的發(fā)射極連接，第一雙極性晶體管Β1的集電極和基極均連接到接地端。第二電壓輸出電路22包括第二電流源12和第二雙極性晶體管Β2,第二電流源12和第二雙極性晶體管Β2的發(fā)射極連接，第二雙極性晶體管Β2的集電極和基極均連接到接地端。在圖2中，雙極性晶體管被設置為ΡΝΡ型，但是本領域技術人員可以理解，可以采用其它類型的雙極性晶體管，也可以采用其它的電路結構來實現(xiàn)。
[0099] 可以將第一電流源II和第二電流源12的電流比設置為η :1 (η不等于1)，并將第一雙極性晶體管Β1和第二雙極性晶體管Β2設置為相同，以使得第一電壓νΒΕ1和第二電壓 vBE2的差值滿足上述公式。
[0100] 也可以第一電流源II和第二電流源12的電流比設置為1 :1，并將第一雙極性晶體管B1和第二雙極性晶體管B2的發(fā)射區(qū)面積比設置為η :1 (η不等于1)以使得第一電壓 νΒΕ1和第二電壓νΒΕ2的差值滿足上述公式。
[0101] 第一電容C1、第二電容C2和第三電容C3的第一端均與運算放大器0P1的反相輸入端連接。
[0102] 所述模式控制電路控制所述帶隙基準電路的連接模式，在第一模式下使得第三電容C3聚集與等效誤差電壓成比例的電荷量，在第二模式下使得第一電容C1和第二電容C2 向第三電容C3轉移電荷量與第一電壓v BE1、第二電壓vBE2的差值成比例的電荷，從而可以基于與等效誤差電壓成比例的電荷量對運算放大器0P的反相輸入端的等效誤差電壓v n進行補償，輸出帶隙基準電壓。
[0103] 在本實施例中，模式控制電路控制帶隙基準電路的連接模式，在第一模式下使得第一電容C1的第二端與第一電壓輸出電路21連接，第二電容C2的第二端和第一電壓輸出電路21連接，第三電容C3的第二端連接到參考點；在第二模式下使得第一電容C1的第二端連接到參考點，第二電容C2的第二端和第二電壓輸出電路22連接，第三電容C3的第二端連接到運算放大器0P1的輸出端。
[0104] 具體地，模式控制電路包括第一開關模塊K1、第二開關模塊K2和第三開關模塊 K3〇
[0105] 第一開關模塊Κ1連接在第一電壓輸出電路21和第一電容Cl的第二端之間，用于在第一模式下使得第一電容Cl的第二端與第一電壓輸出電路21連接，在第二模式下使得第一電容C1的第二端連接到參考點。
[0106] 第二開關模塊K2連接在所述第二電容C2的第二端和第一電壓輸出電路21以及第二電壓輸出電路22之間，用于使得第二電容C1的第二端在第一模式下和第一電壓輸出電路21連接，在第二模式下和第二電壓輸出電路22連接。
[0107] 第三開關模塊K3連接在第三電容C3的第二端和運算放大器0P1的輸出端之間，用于使得第三電容C3的第二端在第一模式下連接到參考點，在第二模式下連接到運算放大器0P1的輸出端。
[0108] 具體地，第一開關模塊K1包括第一開關S1和第二開關S2,第一開關S1連接在第一電容C1的第二端和第一電壓輸出電路21之間，第二開關S2連接在第一電容C1的第二端和參考點之間。
[0109] 第二開關模塊K2包括第三開關S3和第四開關S4,第三開關S3連接在第二電容 C2的第二端和第一電壓輸出電路21之間，第四開關S4連接在第二電容C2的第二端和第二電壓輸出電路22之間。
[0110] 第三開關模塊K3包括第五開關S5和第六開關S6,第五開關S5連接在第三電容 C3的第二端和參考點之間，第六開關S6連接在第三電容C3的第二端和運算放大器的輸出端之間。
[0111] 第一、第三、第五開關S1、S3、S5在第一模式下導通，在第二模式下關斷。第二、第四、第六開關S2、S4、S6在第一模式下關斷，在第二模式下導通。也即，上述兩組開關隨著第一模式和第二模式的切換二交替關斷和導通，使得電路切換為不同的模式。
[0112] 運算放大器0P1的同相輸入端連接到參考點。
[0113] 優(yōu)選地，本實施例的帶隙基準電路20還包括反饋控制電路，其連接在所述運算放大器0P1的反相輸入端和輸出端之間，和運算放大器0P1形成反饋環(huán)路，由此，由于反饋控制電路的存在，運算放大器0P1的反相輸入端和同相輸入端構成"虛短"，在存在可以表征失調(diào)電壓和低頻閃爍噪聲的等效誤差電壓v n時，滿足反相輸入端電壓等于vn+v_，由此，可以通過對反相輸入端的電壓采樣來實現(xiàn)對失調(diào)電壓和低頻閃爍噪聲等效誤差電壓V n采樣。
[0114] 其中，如圖2所示，反饋控制電路包括第四電容C4和第四開關模塊K4。第四電容 C4的第一端與運算放大器0P1的輸出端連接。第四開關模塊K4連接在第四電容C4的第二端和運算放大器0P1的反相輸入端之間，用于使得第四電容C4的第二端在第一模式下和運算放大器0P1的反相輸入端連接，在第二模式下連接到參考點。
[0115] 優(yōu)選地，第四開關模塊K4包括第七開關S7和第八開關S8,第七開關S7連接在第四電容C4的第二端和運算放大器0P1的反相輸入端之間，第八開關S8連接在第四電容C4 的第二端和參考點之間。
[0116] 其中，第七開關S7在第一模式下導通，在第二模式下關斷；第八開關S8在第一模式下關斷，在第二模式下導通。
[0117] 通過輸出第二模式下運算放大器0P1的輸出電壓，即可實現(xiàn)消除運算放大器的失調(diào)電壓和低頻閃爍噪聲對于電路的負面影響，使得輸出的帶隙基準電壓不受干擾。
[0118] 優(yōu)選地，通過采樣輸出電路23對運算放大器0P1在第二模式下的輸出電壓采樣，并將采樣獲得的電壓輸出作為帶隙基準電壓v KEF。并且，可以通過第一模式和第二模式交替切換實現(xiàn)電路可以適應于溫度變化輸出帶隙基準電壓VKEF。
[0119] 以下結合圖3和圖4說明本實施例的帶隙基準電路的工作原理。
[0120] 圖3是本實用新型第一實施例的帶隙基準電路在第一模式的等效電路圖。如圖3 所示，在第一模式下，各開關模塊使得第一電容C1的第二端與第一電壓輸出電路21連接，第二電容C2的第二端和第一電壓輸出電路21連接，也即，第一電容C1和第二電容C2并聯(lián) 在第一電壓輸出電路21的第一電壓輸出端和運算放大器0P1的反相輸入端之間。同時，第三電容C3的第二端連接到參考點。同時，第四電容C4的第二端和運算放大器0P1的反相輸入端連接，在第一模式下提供反饋電通道。
[0121] 由此，在第一模式下，對運算放大器0P1的低頻閃爍噪聲和失調(diào)電壓進行采樣，也即獲取一個與等效誤差電壓v n相關的量。
[0122] 在第一模式下，第一電容C1上存儲的電荷Qn滿足：
[0123] Qn = C, · (vBE1-vcom-vn)
[0124] 其中，v_為參考點電壓。
[0125] 在第一模式下，第二電容C2上存儲的電荷Q21滿足：
[0126] Q21 = C2 · (vBE1-vcom-vn)
[0127] 由此，第一電容Cl和第二電容C2上存儲的總電荷Q(1+2)1為：
[0128] Q(1+2)1 = Qn+Q21 = (C!+C2) · (vBE1-vcom-vn)
[0129] 在第三電容C3上存儲的電荷Q31滿足下式：
[0130] Q31 = -C3 · vn
[0131] 由此，第三電容C3上采樣獲得了與等效誤差電壓\相關的電荷量，其可以用于在第二模式對等效誤差電壓vn進行補償。
[0132] 圖4是本實用新型第一實施例的帶隙基準電路在第二模式的等效電路圖。如圖4 所示，在第二模式下，第一電容C1的第二端連接到參考點，也即，第一電容C1連接在運算放大器0P1的反相輸入端和參考點之間；第二電容C2的第二端連接到第二電壓輸出電路 22 ;第三電容C3連接在運算放大器0P1的反相輸入端和輸出端之間。同時，第四電容C4的第二端和參考點連接，也即，第四電容C4在第二模式下連接在參考點和運算放大器0P1的輸出端之間。這可以防止來自第一電容C1和第二電容C2的電荷轉移到第四電容C4。在第二模式下，由于第四電容C4上的電荷量不變，其兩端電壓差不變，第一模式下施加在第四電容C4第二端的對參考點電壓等于等效誤差電壓v n，在第二模式下施加在第四電容C4第二端的對參考點電壓為〇,因此，第一模式和第二模式下與第四電容C4連接的運算放大器 0P1的輸出端的電壓相差v n。
[0133] 在此連接關系下，在第二模式，第一電容Cl上存儲的電荷Q12滿足：
[0134] Q12 = C, · (vcom- (vcom+vn)) = -ClVn
[0135] 在第二模式，第二電容C2上存儲的電荷Q22滿足：
[0136] Q22 = C2 · (vBE2-vcom-vn)
[0137] 第一電容Cl和第二電容C2上存儲的總電荷Q(1+2)2為：
[0138] Q(i+2)2 一〇2νΒΕ2_〇2ν(；οπι_ (。1+。2) Vn
[0139] 因此，從第一模式切換到第二模式，第一電容Cl和第二電容C2上存儲的電荷的變化量△ Q滿足：
[01 40] Δ Q - Q(1+2) l_Q(l+2)2 - VBEl_C2VBE2 _C1Vc〇m
[0141] 上述電荷轉移到第三電容C3,使得第三電容C3在第二模式下的電荷量滿足：
[0142] Q32 - Q31+ Δ Q - _C3vn+ (Cj+02) VBEi_C2vBE2_C1v com
[0143] 由此，在第二模式下，第三電容C3的兩端電壓差vC3滿足： C, + Cn Cn c,
[0144] = + " ^ VBEl - VBE2 - Vc〇m
[0145] 由此，在第二模式下，運算放大器0P1的輸出端電壓V()P滿足：
[0146] = h + + == vc〇m + F&el + -±· vT Inj i/3 t3 l3
[0147] 由此，在參考點電壓為零時，運算放大器0P1的輸出端電壓V()P為第一電壓v BE1 和晶體管熱電壓ντ*別乘以與第一、第二、第三電容容值相關的系數(shù)后的和。由于第一電壓 VBE1是負溫度系數(shù)變量，而晶體管熱電壓VT是正溫度系數(shù)變量，In (η)是不為零的已知量，因此，通過調(diào)整第一、第二的相對關系，可以讓正溫度系數(shù)和負溫度系數(shù)相互抵消，從而實現(xiàn) 對于ν ΒΕ1中與溫度相關的量的補償，實現(xiàn)輸出與溫度無關，同時，無論是運算放大器0Ρ1輸出端對參考點電壓V。還是運算放大器0P1輸出端對地電壓 V()P均和由失調(diào)電壓和低頻閃爍噪聲造成的等效誤差電壓vn無關，因此，本實施例的帶隙基準電路可以去除失調(diào)電壓和低頻閃爍噪聲的影響。
[0148] 優(yōu)選地，可以控制電路的連接模式，使得電路在第一模式和第二模式之間交替切換，以實現(xiàn)對于失調(diào)電壓和低頻閃爍噪聲的不斷采樣和補償。
[0149] 在參考點電壓'?不為零時，可以設置使得第一電容C1和第三電容C3的容值相同，也即，Cl = C3,由此，使得運算放大器0P1輸出端電壓、與參考點電壓無關，使其等于第一電壓vBE1和晶體管熱電壓分別乘以與第一、第二、第三電容的容值相關的系數(shù)后的和，即：
[0150] Kp = VBFA -VT 1η(Λ)
[0151] 通過調(diào)整第二、第三電容的電容值的相對關系，可以實現(xiàn)對于νΒΕ1中與溫度相關的量的補償，實現(xiàn)輸出與溫度無關，同時，運算放大器0P1輸出端對地電壓％>與由失調(diào)電壓和低頻閃爍噪聲造成的等效誤差電壓V n無關，因此，本實施例的帶隙基準電路可以去除失調(diào) 電壓和低頻閃爍噪聲的影響。
[0152] 優(yōu)選地，本實施例的帶隙基準電路可以應用于集成電路中為例如MEMS傳感器的小信號讀出電路提供一個超低噪聲，低溫度系數(shù)的直流參考電壓。
[0153] 在一個優(yōu)選方案中，為了防止在模式切換過程中丟失電荷，可以在第一模式和第二模式切換期間設置過渡模式。圖5是本實用新型第一實施例的帶隙基準電路在過渡模式的等效電路圖。在過渡模式下，電路中所有開關均關斷，使得第一電容C1、第二電容C2、第三電容C3和第四電容C4的第二端均懸空。圖6是本優(yōu)選方案中的開關時序圖。如圖6所不，第一控制信號clkl施加到第一、第三、第五開關S1、S3、S5使得它們在第一模式下導通，在第二模式下關斷；第二控制信號clk2施加到第二、第四、第六開關S2、S4、S6,使得它們在第一模式下關斷，在第二模式下導通；同時，第一控制信號clkl和第二控制信號clk2相互之間不完全交疊，也即，在第一模式對應的時間區(qū)間和第二模式對應的時間區(qū)間之間存在一個時間區(qū)間（對應于過渡模式），該時間區(qū)間內(nèi)第一控制信號clkl和第二控制信號clk2 同時指示關斷，使得所有開關均關斷。通過在第一模式向第二模式切換過程中，相應的開關不同時切換，可以避免切換過程中丟失電荷，進一步提高了電路的精確性。
[0154] 本實施例通過設置兩個模式，在第一模式下利用電容對失調(diào)電壓和低頻閃爍噪聲采樣，在第二模式下利用采樣獲得結果進行補償，由此可以消除運算放大器的失調(diào)電壓和低頻閃爍噪聲對于電路的負面影響，使得輸出的帶隙基準電壓不受干擾。
[0155] 圖7是本實用新型第二實施例的帶隙基準電路的電路示意圖。如圖7所示，本實施例與第一實施例具有不同的反饋控制電路。在本實施例中，反饋控制電路連接在運算放大器0P1的反相輸入端和輸出端之間，用于在第一模式下在運算放大器0P1的反相輸入端和輸出端之間形成反饋通路，在第二模式下斷開。
[0156] 具體地，本實施例的反饋控制電路包括連接在所述運算放大器的反相輸入端和輸出端之間的反饋控制開關s f，反饋控制開關&在第一模式下導通，在第二模式下關斷。由此，在第一模式下，由于反饋控制開關Sf導通，和運算放大器0P1形成反饋環(huán)路，在第二模式下，反饋控制開關S f關斷，使得在從第一模式向第二模式切換時，第一電容C1和第二電容C2的電荷只能轉移到第三電容C3,并且由第三電容C3形成反饋環(huán)路。
[0157] 本實施例可以簡化反饋控制電路結構，減少電路復雜度。
[0158] 圖8是本實用新型第三實施例的帶隙基準電路的電路示意圖。如圖8所示，帶隙基準電路80包括第一電壓輸出電路81、第二電壓輸出電路82、第一電容C1、第二電容C2、第三電容C3、模式控制電路和運算放大器0P1。
[0159] 其中，第一電壓輸出電路81和第二電壓輸出電路82與第一實施例具有相同的結構。其輸出的第一電壓v BE1和第二電壓vBE2的差值與絕對溫度T成正比。
[0160] 第一電容C1、第二電容C2和第三電容C3的第一端均與運算放大器0P1的反相輸入端連接。
[0161] 所述模式控制電路控制所述帶隙基準電路的連接模式，在第一模式下使得第三電容C3聚集與等效誤差電壓成比例的電荷量，在第二模式下使得第一電容C1和第二電容C2 向第三電容C3轉移電荷量與第一電壓v BE1、第二電壓vBE2的差值成比例的電荷，從而可以基于與等效誤差電壓成比例的電荷量對運算放大器0P1的反相輸入端的等效誤差電壓v n進行補償，輸出帶隙基準電壓。
[0162] 與第一實施例不同，在本實施例中，模式控制電路用于在第一模式下使得第一電容C1的第二端與第一電壓輸出電路81連接，第二電容C2的第二端和參考點連接，第三電容C3的第二端連接到參考點；在第二模式下使得第一電容C1的第二端連接到參考點，第二電容C2的第二端和第二電壓輸出電路82連接，第三電容C3的第二端連接到運算放大器 0P1的輸出端。
[0163] 具體地，模式控制電路包括第一開關模塊K1、第二開關模塊K2和第三開關模塊 K3〇
[0164] 第一開關模塊Κ1連接在第一電壓輸出電路81和第一電容Cl的第二端之間，用于在第一模式下使得第一電容C1的第二端與第一電壓輸出電路81連接，在第二模式下使得第一電容C1的第二端連接到參考點。
[0165] 第二開關模塊K2連接在所述第二電容C2的第二端和第二電壓輸出電路82之間，用于使得第二電容C1的第二端在第一模式下和參考點連接，在第二模式下和第二電壓輸出電路82連接。
[0166] 第三開關模塊K3連接在第三電容C3的第二端和運算放大器0P1的輸出端之間，用于使得第三電容C3的第二端在第一模式下連接到參考點，在第二模式下連接到運算放大器0P1的輸出端。
[0167] 具體地，第一開關模塊K1包括第一開關S1和第二開關S2,第一開關S1連接在第一電容C1的第二端和第一電壓輸出電路21之間，第二開關S2連接在第一電容C1的第二端和參考點之間。
[0168] 第二開關模塊K2'包括第三開關S3'和第四開關S4'，第三開關S3'連接在第二電容C2的第二端和參考點之間，第四開關S4'連接在第二電容C2的第二端和第二電壓輸出電路82之間。
[0169] 第三開關模塊K3包括第五開關S5和第六開關S6,第五開關S5連接在第三電容 C3的第二端和參考點之間，第六開關S6連接在第三電容C3的第二端和運算放大器的輸出端之間。
[0170] 第一、第三、第五開關S1、S3、S5在第一模式下導通，在第二模式下關斷。第二、第四、第六開關S2、S4、S6在第一模式下關斷，在第二模式下導通。也即，上述兩組開關隨著第一模式和第二模式的切換二交替關斷和導通，使得電路切換為不同的模式。
[0171] 運算放大器0P1的同相輸入端連接到參考點。
[0172] 優(yōu)選地，本實施例的帶隙基準電路80還包括反饋控制電路，其連接在所述運算放大器0P1的反相輸入端和輸出端之間，和運算放大器0P1形成反饋環(huán)路。
[0173] 其中，如圖8所示，反饋控制電路包括第四電容C4和第四開關模塊K4。第四電容 C4的第一端與運算放大器0P1的輸出端連接。第四開關模塊K4連接在第四電容C4的第二端和運算放大器0P1的反相輸入端之間，用于使得第四電容C4的第二端在第一模式下和運算放大器0P1的反相輸入端連接，在第二模式下連接到參考點。
[0174] 優(yōu)選地，第四開關模塊K4包括第七開關S7和第八開關S8,第七開關S7連接在第四電容C4的第二端和運算放大器0P1的反相輸入端之間，第八開關S8連接在第四電容C4 的第二端和參考點之間。
[0175] 其中，第七開關S7在第一模式下導通，在第二模式下關斷；第八開關S8在第一模式下關斷，在第二模式下導通。
[0176] 通過輸出第二模式下運算放大器0P1的輸出電壓，即可實現(xiàn)消除運算放大器的失調(diào)電壓和低頻閃爍噪聲對于電路的負面影響，使得輸出的帶隙基準電壓不受干擾。
[0177] 優(yōu)選地，通過采樣輸出電路83對運算放大器0P1在第二模式下的輸出電壓采樣，并將采樣獲得的電壓輸出作為帶隙基準電壓v KEF。并且，可以通過第一模式和第二模式交替切換實現(xiàn)電路可以適應于溫度變化輸出帶隙基準電壓vKEF。
[0178] 以下結合圖9和圖10說明本實施例的帶隙基準電路的工作原理。
[0179] 圖9是本實用新型第三實施例的帶隙基準電路在第一模式的等效電路圖。如圖9 所示，在第一模式下，各開關模塊使得第一電容C1的第二端與第一電壓輸出電路21連接，第二電容C2的第二端和參考點連接。同時，第三電容C3的第二端連接到參考點。同時，第四電容C4的第二端和運算放大器0P1的反相輸入端連接，在第一模式下提供反饋通道。
[0180] 由此，在第一模式下，對運算放大器0P1的低頻閃爍噪聲和失調(diào)電壓進行采樣，也即獲取一個與等效誤差電壓V n相關的量。
[0181] 在第一模式下第一電容C1上存儲的電荷Qn滿足：
[0182] Qn = C, · (vBE1-vcom-vn)
[0183] 其中，v_為參考點電壓。
[0184] 在第一模式下，第二電容C2上存儲的電荷Q21滿足：
[0185] Q21 = C2 · (-vn)
[0186] 由此，第一電容Cl和第二電容C2上存儲的總電荷Q(1+2)1為：
[0187] Q(1+2)1 = Qn+Q21 = (Q+C^ vn
[0188] 在第三電容C3上存儲的電荷Q31滿足下式：
[0189] Q31 = -C3 · vn
[0190] 由此，第三電容C3上采樣獲得了與等效誤差電壓vn相關的電荷量，其可以用于在第二模式對等效誤差電壓v n進行補償。
[0191] 圖10是本實用新型第三實施例的帶隙基準電路在第二模式的等效電路圖。如圖 10所示，在第二模式下，第一電容C1的第二端連接到參考點，也即，第一電容C1連接在運算放大器0P1的反相輸入端和參考點之間；第二電容C2的第二端連接到第二電壓輸出電路 82 ;第三電容C3連接在運算放大器0P1的反相輸入端和輸出端之間。同時，第四電容C4的第二端和參考點連接。
[0192] 在此連接關系下，在第二模式，第一電容C1上存儲的電荷Q12滿足：
[0193] Q12 = C, · (vcom- (vcom+vn)) = -ClVn
[0194] 在第二模式，第二電容C2上存儲的電荷Q22滿足：
[0195] Q22 = C2 · (vBE2-vcom-vn)
[0196] 第一電容Cl和第二電容C2上存儲的總電荷Q(1+2)2為：
[0197] Q(i+2)2 一〇2νΒΕ2_〇2ν(；οπι_ (。1+。2) Vn
[0198] 因此，從第一模式切換到第二模式，第一電容Cl和第二電容C2上存儲的電荷的變化量△ Q滿足：
[0199] Δ Q - Q(1+2) i_Q(i+2)2 - C1vBE1_C2vBE2+ (C2_C1) vcom
[0200] 上述電荷轉移到第三電容C3,使得第三電容C3在第二模式下的電荷量滿足：
[0201] Q32 - _C3Vn+C1vBE1_C 2vBE2+ (C2_C1) vcom
[0202] 由此，在第二模式下，第三電容C3的兩端電壓差vC3滿足：
[0203] VC, = ~^νη + ΤΓ νΒΕ\ _ ΤΓ νΒΕ2 + ~^ Vcom
[0204] 由此，在第二模式下，運算放大器0Ρ1的輸出端電壓V()P滿足： C" + Cn - C, C, - Cn Cn n / \
[0205] ^ ^ vcom + vn + vC3 = ^~-f--l-vcom + 1 -.. vBEi + vT lr\{n)
[0206] 與第一實施例類似，在調(diào)整使得第一電容Cl的電容值等于第二電容C2和所述第三電容C3的電容值之和時，運算放大器0P1的輸出端電壓 V()P為第一電壓vBE1和晶體管熱電壓ντ分別乘以與第一、第二、第三電容容值相關的系數(shù)后的和，也即：
[0207] % = vBEy ln(/?)
[0208] 由于第一電壓vBE1是負溫度系數(shù)變量，而晶體管熱電壓vT是正溫度系數(shù)變量， In (η)是不為零的已知量，因此，通過調(diào)整第一、第二的相對關系，可以讓正溫度系數(shù)和負溫度系數(shù)相互抵消，從而實現(xiàn)對于νΒΕ1中與溫度相關的量的補償，實現(xiàn)輸出與溫度無關，同時，無論是運算放大器0P1輸出端對參考點電壓V。還是運算放大器0P1輸出端對地電壓％>均和由失調(diào)電壓和低頻閃爍噪聲造成的等效誤差電壓\無關，因此，本實施例的帶隙基準電路可以去除失調(diào)電壓和低頻閃爍噪聲的影響。
[0209] 本實施例通過設置兩個模式，在第一模式下利用電容對失調(diào)電壓和低頻閃爍噪聲采樣，在第二模式下利用采樣獲得結果進行補償，由此可以消除運算放大器的失調(diào)電壓和低頻閃爍噪聲對于電路的負面影響，使得輸出的帶隙基準電壓不受干擾。
[0210] 圖11是本實用新型第四實施例的帶隙基準電路的電路示意圖。如圖11所示，本實施例與第三實施例具有不同的反饋控制電路。在本實施例中，反饋控制電路連接在運算放大器0P1的反相輸入端和輸出端之間，用于在第一模式下在所述運算放大器的反相輸入端和輸出端之間形成反饋通路，在第二模式下斷開。
[0211] 具體地，本實施例的反饋控制電路包括連接在所述運算放大器的反相輸入端和輸出端之間的反饋控制開關s f，反饋控制開關&在第一模式下導通，在第二模式下關斷。由此，在第一模式下，由于反饋控制開關Sf導通，和運算放大器0P1形成反饋環(huán)路，在第二模式下，反饋控制開關S f關斷，使得在從第一模式向第二模式切換時，第一電容C1和第二電容C2的電荷只能轉移到第三電容C3,并且由第三電容C3形成反饋環(huán)路。
[0212] 本實施例可以簡化反饋控制電路結構，減少電路復雜度。
[0213] 上述第一至第四實施例的帶隙基準電路可以與MEMS傳感器集成，形成集成電路，帶隙基準電路可以用于為MEMS傳感器的小信號讀取電路提供一個超低噪聲，低溫度系數(shù) 的直流參考電壓，從而有利于提高MEMS傳感器的靈敏度。
[0214] 圖12是本實用新型實施例的帶隙基準電壓生成方法的流程圖。所述帶隙基準電壓生成方法應用于如上所述的帶隙基準電路以生成高精度的帶隙基準電壓。所述方法包括：
[0215] 步驟1210、生成第一電壓和第二電壓，所述第一電壓和所述第二電壓的差值與絕對溫度成正比。
[0216] 步驟1220、在第一模式下使得所述第三電容聚集與等效誤差電壓成比例的電荷量。
[0217] 步驟1230、在由第一模式切換到第二模式時，使得第一電容和第二電容向所述第三電容轉移電荷量與所述第一電壓、第二電壓的差成比例的電荷，從而基于所述與等效誤差電壓成比例的電荷量對運算放大器的反相輸入端的等效誤差電壓進行補償，輸出帶隙基準電壓。
[0218] 所述等效誤差電壓用于表征所述運算放大器的低頻閃爍噪聲和失調(diào)電壓。
[0219] 優(yōu)選地，所述方法還包括：
[0220] 步驟1240、采樣并輸出運算放大器在第二模式下的輸出電壓作為帶隙基準電壓。
[0221] 在一個優(yōu)選方案中，通過高速時鐘控制步驟720和步驟730交替切換以實現(xiàn)持續(xù) 地對失調(diào)電壓和低頻閃爍噪聲的采樣和補償。
[0222] 優(yōu)選地，所述方法在第一模式和第二模式切換期間（第一模式向第二模式切換或第二模式向第一模式切換），還包括過渡步驟，也即：
[0223] 在過渡模式下，使得第一電容、第二電容和第三電容的第二端懸空。在包括第四電容時，也可以設置使得在過渡模式下，第四電容的第二端懸空。由此，可以避免在第一模式和第二模式切換時丟失電荷。
[0224] 本實施例通過設置兩個模式，在第一模式下利用電容對失調(diào)電壓和低頻閃爍噪聲采樣，在第二模式下利用采樣獲得結果進行補償，由此可以消除運算放大器的失調(diào)電壓和低頻閃爍噪聲對于電路的負面影響，使得輸出的帶隙基準電壓不受干擾。
[0225] 依照本實用新型的實施例如上文所述，這些實施例并沒有詳盡敘述所有的細節(jié)，也不限制該實用新型僅為所述的具體實施例。顯然，根據(jù)以上描述，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本實用新型的原理和實際應用，從而使所屬【技術領域】技術人員能很好地利用本實用新型以及在本實用新型基礎上的修改使用。本實用新型的保護范圍應當以本實用新型權利要求所界定的范圍為準。
【權利要求】
1. 一種帶隙基準電路，包括第一電壓輸出電路、第二電壓輸出電路、第一電容、第二電容、第三電容、模式控制電路和運算放大器；所述第一電壓輸出電路輸出第一電壓，所述第二電壓輸出電路輸出第二電壓，所述第一電壓和所述第二電壓的差值與絕對溫度成正比；所述第一電容、第二電容和第三電容的第一端均與所述運算放大器的反相輸入端連接；所述模式控制電路用于在第一模式下使得所述第一電容的第二端與所述第一電壓輸出電路連接，所述第二電容的第二端和所述第一電壓輸出電路連接，所述第三電容的第二端連接到參考點；在第二模式下使得所述第一電容的第二端連接到參考點，所述第二電容的第二端和所述第二電壓輸出電路連接，所述第三電容的第二端連接到所述運算放大器的輸出端；所述運算放大器的同相輸入端連接到參考點。
2. 根據(jù)權利要求1所述的帶隙基準電路，其特征在于，所述模式控制電路控制所述帶隙基準電路的連接模式，在第一模式下使得所述第三電容聚集與等效誤差電壓成比例的電荷量，在由第一模式切換到第二模式時，使得第一電容和第二電容向所述第三電容轉移電荷量與所述第一電壓、第二電壓的差值成比例的電荷，從而基于所述與等效誤差電壓成比例的電荷量對運算放大器的反相輸入端的等效誤差電壓進行補償，輸出帶隙基準電壓；所述等效誤差電壓用于表征所述運算放大器的低頻閃爍噪聲和失調(diào)電壓。
3. 根據(jù)權利要求2所述的帶隙基準電路，其特征在于，在第一模式下，第一電容和第二電容上存儲的總電荷為： 9(1+2)1 =(Ci+C；,) · (vBE1-vcom-vn) 在第一模式下，第三電容上存儲的電荷為： Qsi = -C3 · vn 在第二模式下，第一電容和第二電容上存儲的總電荷為： 9(1+2)2 一〇2νΒΕ2_〇2ν·_ (c.+Qy, 在第二模式下，第三電容上存儲電荷為： ^32 - _〇3νη+ (。1+。2) VBEl_C2VBE2_ClVcom 其中，Q<i+；ai為第一模式下第一電容和第二電容上存儲的總電荷，Qu+m為第二模式下第一電容和第二電容上存儲的總電荷，Q3i為第一模式下第三電容存儲的電荷，為第二模式下第三電容存儲的電荷，Q為第一電容的電容值，C 2為第二電容的電容值，C3為第三電容的電容值，VBE1為所述第一電壓，VBE2為所述第二電壓，V n為所述等效誤差電壓，V?！窞閰⒖?點電壓。
4. 根據(jù)權利要求3所述的帶隙基準電路，其特征在于，所述模式控制電路包括第一開關模塊、第二開關模塊和第三開關模塊；所述第一開關模塊連接在所述第一電壓輸出電路和所述第一電容的第二端之間，用于使得所述第一電容的第二端在第一模式下與所述第一電壓輸出電路連接，在第二模式下連接到參考點；所述第二開關模塊連接在所述第二電容的第二端和所述第一電壓輸出電路以及第二電壓輸出電路之間，用于使得所述第二電容的第二端在第一模式下和所述第一電壓輸出電路連接，在第二模式下和所述第二電壓輸出電路連接；所述第三開關模塊連接在所述第三電容的第二端和所述運算放大器的輸出端之間，用于使得所述第三電容的第二端在第一模式下連接到參考點，在第二模式下連接到所述運算放大器的輸出端。
5. 根據(jù)權利要求4所述的帶隙基準電路，其特征在于，所述第一開關模塊包括第一開關和第二開關，所述第一開關連接在所述第一電容的第二端和所述第一電壓輸出電路之間，所述第二開關連接在所述第一電容的第二端和參考點之間；所述第二開關模塊包括第三開關和第四開關，所述第三開關連接在所述第二電容的第二端和所述第一電壓輸出電路之間，所述第四開關連接在所述第二電容的第二端和所述第二電壓輸出電路之間；所述第三開關模塊包括第五開關和第六開關，所述第五開關連接在所述第三電容的第二端和參考點之間，所述第六開關連接在所述第三電容的第二端和所述運算放大器的輸出端之間；所述第一、第三、第五開關在第一模式下導通，在第二模式下關斷；所述第二、第四、第六開關在第一模式下關斷，在第二模式下導通。
6. 根據(jù)權利要求1所述的帶隙基準電路，其特征在于，所述第一電容和第三電容具有相同的電容值；或者所述參考點電壓等于零。
7. -種帶隙基準電路，包括第一電壓輸出電路、第二電壓輸出電路、第一電容、第二電容、第三電容、模式控制電路和運算放大器；所述第一電壓輸出電路輸出第一電壓，所述第二電壓輸出電路輸出第二電壓，所述第一電壓和所述第二電壓的差值與絕對溫度成正比；所述第一電容、第二電容和第三電容的第一端均與所述運算放大器的反相輸入端連接；所述模式控制電路用于在第一模式下使得所述第一電容的第二端與所述第一電壓輸出電路連接，所述第二電容的第二端和參考點連接，所述第三電容的第二端連接到參考點；在第二模式下使得所述第一電容的第二端連接到參考點，所述第二電容的第二端和所述第二電壓輸出電路連接，所述第三電容的第二端連接到所述運算放大器的輸出端；所述運算放大器的同相輸入端連接到參考點。
8. 根據(jù)權利要求7所述的帶隙基準電路，其特征在于，所述模式控制電路控制所述帶隙基準電路的連接模式，在第一模式下使得所述第三電容聚集與等效誤差電壓成比例的電荷量，在由第一模式切換到第二模式時，使得第一電容和第二電容向所述第三電容轉移電荷量與所述第一電壓、第二電壓的差值成比例的電荷，從而基于所述與等效誤差電壓成比例的電荷量對運算放大器的反相輸入端的等效誤差電壓進行補償，輸出帶隙基準電壓；所述等效誤差電壓用于表征所述運算放大器的低頻閃爍噪聲和失調(diào)電壓。
9. 根據(jù)權利要求8所述的帶隙基準電路，其特征在于，在第一模式下，第一電容和第二電容上存儲的總電荷為： 9(1+2)1 一 ClVBEl_ClVcom_ (Q+Qt 在第一模式下，第三電容上存儲的電荷為： Qsi = -C3 · vn 在第二模式下，第一電容和第二電容上存儲的總電荷為： 9(1+2)2 一〇2νΒΕ2_〇2ν·_ (c.+Qy, 在第二模式下，第三電容上存儲電荷為：〇32 一 -C3Vn+C1VBE1-C 2VBE2+ (^-Cj) vcom 其中，Q<1+；31為第一模式下第一電容和第二電容上存儲的總電荷，Qii+m為第二模式下第一電容和第二電容上存儲的總電荷，Q3i為第一模式下第三電容存儲的電荷，為第二模式下第三電容存儲的電荷，Ci為第一電容的電容值，C 2為第二電容的電容值，C3為第三電容的電容值，vBE1為所述第一電壓，vBE2為所述第二電壓，v n為所述等效誤差電壓，v_為參考點電壓。
10. 根據(jù)權利要求9所述的帶隙基準電路，其特征在于，所述模式控制電路包括第一開關模塊、第二開關模塊和第三開關模塊；所述第一開關模塊連接在所述第一電壓輸出電路和所述第一電容的第二端之間，用于使得所述第一電容的第二端在第一模式下與所述第一電壓輸出電路連接，在第二模式下連接到參考點；所述第二開關模塊連接在所述第二電壓輸出電路和所述第一電容的第二端之間，用于使得所述第二電容的第二端在第一模式下和參考點連接，在第二模式下和所述第二電壓輸出電路連接；所述第三開關模塊連接在所述第三電容的第二端和所述運算放大器的輸出端之間，用于使得所述第三電容的第二端在第一模式下連接到參考點，在第二模式下連接到所述運算放大器的輸出端。
11. 根據(jù)權利要求10所述的帶隙基準電路，其特征在于，所述第一開關模塊包括第一開關和第二開關，所述第一開關連接在所述第一電容的第二端和所述第一電壓輸出電路之間，所述第二開關連接在所述第一電容的第二端和參考點之間；所述第二開關模塊包括第三開關和第四開關，所述第三開關連接在所述第二電容的第二端和參考點之間，所述第四開關連接在所述第二電容的第二端和所述第二電壓輸出電路之間；所述第三開關模塊包括第五開關和第六開關，所述第五開關連接在所述第三電容的第二端和參考點之間，所述第六開關連接在所述第三電容的第二端和所述運算放大器的輸出端之間；所述第一、第三、第五開關在第一模式下導通，在第二模式下關斷；所述第二、第四、第六開關在第一模式下關斷，在第二模式下導通。
12. 根據(jù)權利要求1或7所述的帶隙基準電路，其特征在于，所述帶隙基準電路還包括反饋控制電路，所述反饋控制電路連接在所述運算放大器的反相輸入端和輸出端之間，用于在第一模式下在所述運算放大器的反相輸入端和輸出端之間形成反饋通路，在第二模式下斷開。
13. 根據(jù)權利要求12所述的帶隙基準電路，其特征在于，所述反饋控制電路包括第四電容和第四開關模塊；所述第四電容的第一端與所述運算放大器的輸出端連接；所述第四開關模塊連接在所述第四電容的第二端和所述運算放大器的反相輸入端之間，用于使得所述第四電容的第二端在第一模式下和所述運算放大器的反相輸入端連接，在第二模式下連接到參考點。
14. 根據(jù)權利要求13所述的帶隙基準電路，其特征在于，所述第四開關模塊包括第七開關和第八開關，所述第七開關連接在所述第四電容的第二端和所述運算放大器的反相輸入端之間，所述第八開關連接在所述第四電容的第二端和參考點之間；所述第七開關在第一模式下導通，在第二模式下關斷；所述第八開關在第一模式下關斷，在第二模式下導通。
15. 根據(jù)權利要求12所述的帶隙基準電路，其特征在于，所述反饋控制電路包括連接在所述運算放大器的反相輸入端和輸出端之間的反饋控制開關，所述反饋控制開關在第一模式下導通，在第二模式下關斷。
16. 根據(jù)權利要求1或7所述的帶隙基準電路，其特征在于，所述帶隙基準電路還包括采樣輸出電路，用于采樣并輸出運算放大器在第二模式下的輸出電壓作為帶隙基準電壓。
17. 根據(jù)權利要求1或7所述的帶隙基準電路，其特征在于，所述第一電壓輸出電路包括第一電流源和第一雙極性晶體管，所述第一電流源和所述第一雙極性晶體管的發(fā)射極連接，所述第一雙極性晶體管的集電極和基極均連接到接地端；所述第二電壓輸出電路包括第二電流源和第二雙極性晶體管，所述第二電流源和所述第二雙極性晶體管的發(fā)射極連接，所述第二雙極性晶體管的集電極和基極均連接到接地端。
18. 根據(jù)權利要求17所述的帶隙基準電路，其特征在于，所述第一雙極性晶體管和所述第二雙極性晶體管具有相同的發(fā)射區(qū)面積；所述第一電流源和所述第二電流源具有不同的電流；或者，所述第一雙極性晶體管和所述第二雙極性晶體管具有不同的發(fā)射區(qū)面積，所述第一電流源和所述第二電流源具有相同的電流。
19. 根據(jù)權利要求1或7所述的帶隙基準電路，其特征在于，所述模式控制電路使得所述帶隙基準電路的連接模式在所述第一模式和所述第二模式之間交替切換。
20. 根據(jù)權利要求19所述的帶隙基準電路，其特征在于，在所述第一模式和所述第二模式切換期間還包括過渡模式，所述模式控制電路在所述過渡模式下控制所述第一電容、第二電容和第三電容的第二端均懸空。
21. 根據(jù)權利要求6所述的帶隙基準電路，其特征在于，所述第一電容的電容值等于所述第二電容和所述第三電容的電容值之和；或者所述參考點電壓等于零。
22. -種集成電路，包括根據(jù)權利要求1-21中任一項所述的帶隙基準電路和MEMS傳感器；所述帶隙基準電路用于為所述MEMS傳感器提供直流參考電壓。
【文檔編號】G05F1/56GK203909654SQ201420360514
【公開日】2014年10月29日申請日期:2014年7月1日優(yōu)先權日:2014年7月1日
【發(fā)明者】周健, 胡鐵剛申請人:杭州士蘭微電子股份有限公司

完整全部詳細技術資料下載