一種基于并行總線的io擴展結構及控制器的制造方法
【專利摘要】本實用新型公開了一種基于并行總線的IO擴展結構及控制器，屬于控制【技術領域】，包括主控芯片1、擴展存儲器2、總線緩沖器3和擴展IO芯片4。主控芯片1上設有并行總線接口，擴展存儲器2通過并行總線接口與主控芯片1相連。擴展IO芯片4通過總線緩沖器3與主控芯片1的并行總線接口相連。本實用新型的技術方案通過復用并行總線來實現(xiàn)IO的擴展，并未額外占用主控芯片的其他資源，具有讀寫速度更快、讀寫操作更為簡單、擴展方式更為靈活、成本更低的優(yōu)點。
【專利說明】一種基于并行總線的1擴展結構及控制器

【技術領域】
[0001]本實用新型屬于控制【技術領域】，涉及一種控制器，尤其涉及一種基于并行總線的1擴展結構及控制器。

【背景技術】
[0002]在復雜的電氣系統(tǒng)中，對控制器的要求除了要具有快速的數(shù)字處理能力之外，同樣需要有足夠多的1資源。為了滿足更高精度的控制算法的需要，往往需要為主控芯片擴展RAM(隨機存取存儲器)和FLASH(閃存)，因此占掉了很多的1資源，當1資源無法滿足系統(tǒng)的需要時，則需要進行外部的1擴展。
[0003]目前1擴展的方式一般為通過基于串行總線的擴展芯片實現(xiàn)，其原理框圖如附圖1所示，這樣做的問題是:
[0004]1、基于串行總線的擴展方式，需要額外占用SPI (同步串行外設接口)或者I2C(兩線式串行總線)等串行通訊資源；
[0005]2、通過SPI或者I2C等串行方式實現(xiàn)的1擴展，對1的讀寫操作較為復雜；
[0006]3、串行方式限制了 1的讀寫速度。
實用新型內容
[0007]有鑒于此，本實用新型通過復用并行總線來實現(xiàn)1的擴展，并未額外占用主控芯片的其他資源，具有讀寫速度更快、讀寫操作更為簡單、擴展方式更為靈活、成本更低的優(yōu)點。
[0008]為達到上述目的，具體技術方案如下:
[0009]一方面，提供一種基于并行總線的1擴展結構，適用于控制器的擴展應用，包括主控芯片、擴展存儲器和擴展1芯片，所述主控芯片上設有并行總線接口，所述擴展存儲器通過所述并行總線接口與所述主控芯片相連，所述擴展1芯片通過所述并行總線接口與所述主控芯片相連。
[0010]優(yōu)選的，還包括總線緩沖器，所述擴展1芯片通過所述總線緩沖器與所述主控芯片的并行總線接口相連。
[0011]優(yōu)選的，所述主控芯片的并行總線接口包括數(shù)據(jù)總線、地址總線、控制總線。
[0012]優(yōu)選的，所述主控芯片通過地址線對所述擴展1芯片進行編碼。
[0013]優(yōu)選的，所述擴展存儲器包括擴展RAM和擴展FLASH。
[0014]優(yōu)選的，所述主控芯片上還設有串行總線接口。
[0015]優(yōu)選的，所述串行總線接口包括SPI和I2C。
[0016]另一方面，提供一種控制器，包括如上所述的一種基于并行總線的1擴展結構。
[0017]相對于現(xiàn)有技術，本實用新型的技術方案的優(yōu)點有:
[0018]1、在需要擴展FLASH或者RAM的控制器架構中，通過復用并行總線來實現(xiàn)1的擴展，并未額外占用主控芯片的其他資源；
[0019]2、并行擴展方式的讀寫速度更快；
[0020]3、并行擴展方式的讀寫操作更為簡單；
[0021]4、擴展方式更為靈活，可擴展通道數(shù)量由可擴展存儲空間決定；
[0022]5、利用總線緩沖器的擴展方式相比于利用1擴展芯片的方式成本更低。

【專利附圖】

【附圖說明】
[0023]構成本實用新型的一部分的附圖用來提供對本實用新型的進一步理解，本實用新型的示意性實施例及其說明用于解釋本實用新型，并不構成對本實用新型的不當限定。在附圖中:
[0024]圖1是現(xiàn)有技術的結構示意圖；
[0025]圖2是本實用新型實施例的結構示意圖。
[0026]其中，I為主控芯片、2為擴展存儲器、3為總線緩沖器、4為擴展1芯片。

【具體實施方式】
[0027]下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├绢I域普通技術人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0028]需要說明的是，在不沖突的情況下，本實用新型中的實施例及實施例中的特征可以相互組合。
[0029]以下將結合附圖對本實用新型的實施例做具體闡釋。
[0030]如圖2中所示的本實用新型的實施例的一種基于并行總線的1擴展結構，適用于控制器的擴展應用，包括主控芯片1、擴展存儲器2、總線緩沖器3和擴展1芯片4。主控芯片I上設有并行總線接口，擴展存儲器2通過并行總線接口與主控芯片I相連。擴展1芯片4通過總線緩沖器3與主控芯片I的并行總線接口相連。
[0031]本實用新型的實施例通過復用并行總線來實現(xiàn)1的擴展，并未額外占用主控芯片的其他資源，具有讀寫速度更快、讀寫操作更為簡單、擴展方式更為靈活、成本更低的優(yōu)點。
[0032]如圖2中所示，在本實用新型的實施例中，通過在并行總線上外掛總線緩沖器的方式來實現(xiàn)1的擴展，并利用地址線進行編碼，則擴展1的電平對應指定地址段的特定位的高低狀態(tài)，對內存空間上的讀寫操作則可實現(xiàn)對應的擴展數(shù)字信號的采集和改寫。
[0033]本實用新型的實施例中還包括一種控制器，設有如上述的一種基于并行總線的1擴展結構。由于上述一種基于并行總線的1擴展結構具有上述技術效果，因此，設有該一種基于并行總線的1擴展結構的控制器也應具備相應的技術效果，其具體實施過程與上述實施例類似，茲不贅述。
[0034]以上對本實用新型的具體實施例進行了詳細描述，但其只是作為范例，本實用新型并不限制于以上描述的具體實施例。對于本領域技術人員而言，任何對本實用新型進行的等同修改和替代也都在本實用新型的范疇之中。因此，在不脫離本實用新型的精神和范圍下所作的均等變換和修改，都應涵蓋在本實用新型的范圍內。
【權利要求】
1.一種基于并行總線的1擴展結構，適用于控制器的擴展應用，其特征在于，包括主控芯片(I)、擴展存儲器(2)和擴展1芯片(4)，所述主控芯片(I)上設有并行總線接口，所述擴展存儲器(2)通過所述并行總線接口與所述主控芯片(I)相連，所述擴展1芯片(4)通過所述并行總線接口與所述主控芯片(I)相連。
2.如權利要求1所述的基于并行總線的1擴展結構，其特征在于，還包括總線緩沖器(3)，所述擴展1芯片(4)通過所述總線緩沖器(3)與所述主控芯片(I)的并行總線接口相連。
3.如權利要求2所述的基于并行總線的1擴展結構，其特征在于，所述主控芯片(I)的并行總線接口包括數(shù)據(jù)總線、地址總線、控制總線。
4.如權利要求3所述的基于并行總線的1擴展結構，其特征在于，所述主控芯片(I)通過地址線對所述擴展1芯片(4)進行編碼。
5.如權利要求4所述的基于并行總線的1擴展結構，其特征在于，所述擴展存儲器(2)包括擴展RAM和擴展FLASH。
6.如權利要求5所述的基于并行總線的1擴展結構，其特征在于，所述主控芯片(I)上還設有串行總線接口。
7.如權利要求6所述的基于并行總線的1擴展結構，其特征在于，所述串行總線接口包括SPI和I2C。
8.—種控制器，其特征在于，包括如權利要求1至7任一項所述的基于并行總線的1擴展結構。
【文檔編號】G05B19/042GK204009440SQ201420318464
【公開日】2014年12月10日 申請日期:2014年6月13日 優(yōu)先權日:2014年6月13日
【發(fā)明者】田慶濤, 高豐城, 王德彬 申請人:昆山三一數(shù)字科技有限公司