Fpga裝置、嵌入式控制系統(tǒng)及醫(yī)療設(shè)備控制系統(tǒng)的制作方法
【專利摘要】本實用新型提供了一種用于醫(yī)療領(lǐng)域的FPGA裝置、嵌入式控制系統(tǒng)及醫(yī)療設(shè)備控制系統(tǒng)。該FPGA裝置包括數(shù)據(jù)交換總線和控制裝置。該數(shù)據(jù)交換總線上設(shè)置有主控接口和從控接口，該從控接口連接有一個或多個外設(shè)功能模塊。控制裝置用于連接外部的主處理器的外部并行總線，并連接數(shù)據(jù)交換總線的主控接口，控制裝置中集成有時序轉(zhuǎn)換裝置，該時序轉(zhuǎn)換裝置用于向主處理器發(fā)送將其外部并行總線的時序轉(zhuǎn)換為上述數(shù)據(jù)交換總線的時序的轉(zhuǎn)換信號。該嵌入式控制系統(tǒng)包括主處理器和上述的FPGA裝置。該醫(yī)療設(shè)備控制系統(tǒng)應(yīng)用該嵌入式控制系統(tǒng)。
【專利說明】FPGA裝置、嵌入式控制系統(tǒng)及醫(yī)療設(shè)備控制系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種FPGA裝置、嵌入式控制系統(tǒng)及醫(yī)療設(shè)備控制系統(tǒng)，特別是一種用于醫(yī)療設(shè)備控制的FPGA裝置、具有該FPGA裝置的嵌入式控制系統(tǒng)及應(yīng)用該嵌入式控制系統(tǒng)的醫(yī)療設(shè)備控制系統(tǒng)。

【背景技術(shù)】
[0002]目前，在很多工業(yè)場合，都采用主處理器結(jié)合FPGA(Field-Programmable GateArray，現(xiàn)場可編程門陣列)的嵌入式控制系統(tǒng)來實現(xiàn)工業(yè)控制，例如實現(xiàn)X射線、CT (Computed Tomography,電子計算機(jī)斷層掃描)、MR(Magnetic Resonance,磁共振)等醫(yī)療診斷設(shè)備的定位、對準(zhǔn)等控制。
[0003]主處理器作為該嵌入式控制系統(tǒng)的核心部分，可用于執(zhí)行較高層的處理任務(wù)，而FPGA作為輔助部分，可用于實現(xiàn)一些較低層的功能。
[0004]上述嵌入式控制系統(tǒng)中，通常在FPGA中集成數(shù)據(jù)交換總線，例如Avalon數(shù)據(jù)交換總線，該Avalon數(shù)據(jù)交換總線由Altera公司提出，可用于實現(xiàn)主處理器和FPGA之間的通信，同時，Altera公司還提供一些具有該總線接口的功能模塊，可用于添加至該Avalon數(shù)據(jù)交換總線以擴(kuò)展嵌入式控制系統(tǒng)的外設(shè)。FPGA中還集成有FPGA嵌入式處理器，即軟核處理器，例如Altera公司的N1s II CPU,可用于響應(yīng)主處理器的指令以對連接至Avalon數(shù)據(jù)交換總線的外設(shè)功能模塊進(jìn)行讀、寫、控制等操作。
[0005]這種設(shè)計方式存在如下一些缺陷，例如，每添加一個功能模塊至Avalon交換總線，都需要將其映射至相應(yīng)的寄存器，還需要引入一個FPGA嵌入式處理器來實現(xiàn)其與主處理器之間的數(shù)據(jù)交換，增加了擴(kuò)展外設(shè)的工作量；并且，主處理器只能通過詢問的方式從FPGA獲得數(shù)據(jù)；另外，這種設(shè)計方式難以實現(xiàn)主處理器和FPGA之間進(jìn)行大量的數(shù)據(jù)交換。
[0006]現(xiàn)有嵌入控制式系統(tǒng)的上述缺陷可導(dǎo)致應(yīng)用其的各種工業(yè)控制系統(tǒng)的工作效率較低，例如控制精度低、速度慢等。
[0007]因此，需要提供一種新的嵌入控制式系統(tǒng)，能更簡便地擴(kuò)展外設(shè)，并提升醫(yī)療設(shè)備的工作效率。
實用新型內(nèi)容
[0008]本實用新型的一個示例性實施例提供了一種用于醫(yī)療領(lǐng)域的FPGA裝置，該FPGA裝置集成有數(shù)據(jù)交換總線和控制裝置。該數(shù)據(jù)交換總線上設(shè)置有主控接口和從控接口，該從控接口連接有一個或多個外設(shè)功能模塊?？刂蒲b置用于連接外部的主處理器的外部并行總線，并連接數(shù)據(jù)交換總線的主控接口，控制裝置中集成有時序轉(zhuǎn)換裝置，該時序轉(zhuǎn)換裝置用于向主處理器發(fā)送將其外部并行總線的時序轉(zhuǎn)換為上述數(shù)據(jù)交換總線的時序的轉(zhuǎn)換信號。
[0009]本實用新型還提供了一種嵌入式控制系統(tǒng)，包括主處理器和上述的FPGA裝置。
[0010]本實用新型還提供了一種應(yīng)用該嵌入式控制系統(tǒng)的醫(yī)療設(shè)備控制系統(tǒng)。[0011 ] 通過下面的詳細(xì)描述、附圖以及權(quán)利要求，其他特征和方面會變得清楚。

【專利附圖】

【附圖說明】
[0012]通過結(jié)合附圖對于本實用新型的示例性實施例進(jìn)行描述，可以更好地理解本實用新型，在附圖中:
[0013]圖1為本實用新型一個實施例提供的用于醫(yī)療領(lǐng)域的FPGA裝置的結(jié)構(gòu)框圖；
[0014]圖2為本實用新型一個實施例提供的嵌入式控制系統(tǒng)的結(jié)構(gòu)框圖。

【具體實施方式】
[0015]以下將描述本實用新型的【具體實施方式】，需要指出的是，在這些實施方式的具體描述過程中，為了進(jìn)行簡明扼要的描述，本說明書不可能對實際的實施方式的所有特征均作詳盡的描述。應(yīng)當(dāng)可以理解的是，在任意一種實施方式的實際實施過程中，正如在任意一個工程項目或者設(shè)計項目的過程中，為了實現(xiàn)開發(fā)者的具體目標(biāo)，為了滿足系統(tǒng)相關(guān)的或者商業(yè)相關(guān)的限制，常常會做出各種各樣的具體決策，而這也會從一種實施方式到另一種實施方式之間發(fā)生改變。此外，還可以理解的是，雖然這種開發(fā)過程中所作出的努力可能是復(fù)雜并且冗長的，然而對于與本實用新型公開的內(nèi)容相關(guān)的本領(lǐng)域的普通技術(shù)人員而言，在本公開揭露的技術(shù)內(nèi)容的基礎(chǔ)上進(jìn)行的一些設(shè)計，制造或者生產(chǎn)等變更只是常規(guī)的技術(shù)手段，不應(yīng)當(dāng)理解為本公開的內(nèi)容不充分。
[0016]除非另作定義，權(quán)利要求書和說明書中使用的技術(shù)術(shù)語或者科學(xué)術(shù)語應(yīng)當(dāng)為本實用新型所屬【技術(shù)領(lǐng)域】內(nèi)具有一般技能的人士所理解的通常意義。本實用新型專利申請說明書以及權(quán)利要求書中使用的“第一”、“第二”以及類似的詞語并不表示任何順序、數(shù)量或者重要性，而只是用來區(qū)分不同的組成部分。“一個”或者“一”等類似詞語并不表示數(shù)量限制，而是表示存在至少一個?！鞍ā被蛘摺鞍钡阮愃频脑~語意指出現(xiàn)在“包括”或者“包含”前面的元件或者物件涵蓋出現(xiàn)在“包括”或者“包含”后面列舉的元件或者物件及其等同元件，并不排除其他元件或者物件?！斑B接”或者“相連”等類似的詞語并非限定于物理的或者機(jī)械的連接，也不限于是直接的還是間接的連接。
[0017]圖1為本實用新型一個實施例提供的用于醫(yī)療領(lǐng)域的FPGA裝置的結(jié)構(gòu)框圖；圖2為本實用新型一個實施例提供的嵌入式控制系統(tǒng)的結(jié)構(gòu)框圖。如圖1、圖2所示，該FPGA裝置包括數(shù)據(jù)交換總線12和控制裝置14。該數(shù)據(jù)交換總線12具有主控接口 121和從控接口122，連接至其主控接口 121的器件可主動與該數(shù)據(jù)交換總線12進(jìn)行數(shù)據(jù)交換，而連接至其從控接口 122的器件被動地與該數(shù)據(jù)交換總線12進(jìn)行數(shù)據(jù)交換。該數(shù)據(jù)交換總線12的從控接口 122連接有一個或多個外設(shè)功能模塊16。
[0018]上述數(shù)據(jù)交換總線12具體可為Altera公司提出的Avalon數(shù)據(jù)交換總線，也可為其它可以接入外設(shè)功能模塊并具有主控接口和從控接口的數(shù)據(jù)交換總線。
[0019]控制裝置14用于連接外部的主處理器20的外部并行總線22，并連接上述數(shù)據(jù)交換總線12的主控接口 121。控制裝置14中集成有時序轉(zhuǎn)換裝置142，用于向主處理器發(fā)送時序轉(zhuǎn)換信號，該時序轉(zhuǎn)換信號用于將主處理器20的外部并行總線22的時序轉(zhuǎn)換為上述數(shù)據(jù)交換總線12的時序。
[0020]上述主處理器20的外部并行總線22具體可為，例如LPC (Low PinCount，低引腳數(shù))總線。
[0021]通過在FPGA裝置中集成控制裝置14，使得主處理器20通過控制裝置14連接至FPGA裝置，控制裝置14具體與數(shù)據(jù)交換總線12的主控接口 121連接，外設(shè)功能模塊16與數(shù)據(jù)交換總線12的從控接口 122連接，并且在控制裝置14中集成時序轉(zhuǎn)換裝置142，以將主處理器20的外部并行總線22的時序轉(zhuǎn)換為數(shù)據(jù)交換總線12的時序，使得主處理器20能夠直接訪問各外設(shè)功能模塊16，無需通過FPGA嵌入式處理器來實現(xiàn)數(shù)據(jù)交換，當(dāng)需要擴(kuò)展新的外設(shè)功能模塊時，也無需對新的外設(shè)功能模塊進(jìn)行例如接口適配、寄存器映射等額外的定制，而是直接將具有該數(shù)據(jù)交換總線12的從控接口的外設(shè)功能模塊添加至數(shù)據(jù)交換總線即可。減少了擴(kuò)展外設(shè)的工作量。
[0022]可選地，控制裝置14中還集成有中斷請求轉(zhuǎn)發(fā)裝置144，連接主處理器10和數(shù)據(jù)交換總線12，用于將連接至數(shù)據(jù)交換總線12的外設(shè)功能模塊16發(fā)送的中斷請求信號轉(zhuǎn)發(fā)至主處理器20，使得主處理器20能夠響應(yīng)該中斷請求信號。
[0023]可選地，數(shù)據(jù)交換總線12上連接有外部存儲器17，該外部存儲器17可作為一種外設(shè)功能模塊。由于現(xiàn)有技術(shù)中的外設(shè)功能模塊添加至數(shù)據(jù)交換總線時，都需要將其映射至相應(yīng)的寄存器，通過FPGA嵌入式處理器訪問相應(yīng)的寄存器來對外設(shè)進(jìn)行讀、寫、等操作，進(jìn)而與主處理器進(jìn)行數(shù)據(jù)交換，而對于外部存儲器來說，無法為其映射數(shù)量龐大的寄存器，因此使得主處理器和FPGA裝置之間無法進(jìn)行大量的數(shù)據(jù)交換。而本實用新型的實施例中，通過該控制裝置14實現(xiàn)了主處理器20對外設(shè)功能模塊的直接訪問和數(shù)據(jù)交換，無需將外設(shè)功能模塊映射至寄存器，因此，只要在數(shù)據(jù)交換總線12上連接外部存儲器17，即可實現(xiàn)主處理器20和FPGA裝置之間大量的數(shù)據(jù)交換。
[0024]可選地，上述數(shù)據(jù)交換總線12的主控接口 121上連接有FPGA嵌入式處理器19，例如N1s II CPU，雖然本實用新型的實施例中可以無需集成FPGA嵌入式處理器即可實現(xiàn)FPGA裝置與主處理器之間的數(shù)據(jù)交換，但是，F(xiàn)PGA嵌入式處理器依然可以作為主處理器的協(xié)處理器來分擔(dān)執(zhí)行一些任務(wù)。
[0025]進(jìn)一步，數(shù)據(jù)交換總線12的從控接口 122上還連接有共享存儲器(圖中未示出)，該共享存儲器用于存儲主處理器20和FPGA嵌入式處理器19進(jìn)行數(shù)據(jù)交換的共享數(shù)據(jù)。
[0026]可選地，該共享存儲器為一個或多個外設(shè)功能模塊16中的一個。例如,該共享存儲器可為上述外部存儲器17或者該外部存儲器17中的一部分，可將外部存儲器17的全部或部分存儲空間用來存儲上述共享數(shù)據(jù)，主處理器20和FPGA嵌入式處理器19可通過讀、寫該共享數(shù)據(jù)以進(jìn)行數(shù)據(jù)交換。又如，該共享存儲器可為專用于FPGA嵌入式處理器19的外設(shè)功能模塊(例如mailbox core),本實施例中，通過將該專用于FPGA嵌入式處理器19的外設(shè)功能模塊的全部或部分存儲空間用來存儲共享數(shù)據(jù)，使得主處理器20和FPGA嵌入式處理器19讀、寫該共享數(shù)據(jù)以進(jìn)行數(shù)據(jù)交換。
[0027]如圖2所示，本實用新型實施例提供的嵌入式控制系統(tǒng)包括主處理器20以及圖1所示的實施例提供的FPGA裝置，其中主處理器20連接FPGA裝置的控制裝置14。該嵌入式控制系統(tǒng)可用于各種工業(yè)場合以實現(xiàn)對工業(yè)設(shè)備的控制。該FPGA裝置及主處理器的連接關(guān)系、工作原理已在上述實施例中進(jìn)行了詳細(xì)介紹，不再贅述。
[0028]本實用新型一個實施例還提供了一種醫(yī)療設(shè)備控制系統(tǒng)，包括圖2所示的實施例提供的嵌入式控制系統(tǒng)，將該嵌入式控制系統(tǒng)應(yīng)用在醫(yī)療設(shè)備控制系統(tǒng)中，可實現(xiàn)對醫(yī)療設(shè)備的控制，該醫(yī)療設(shè)備可包括，CT (Computed Tomography,計算機(jī)斷層掃描)、X射線醫(yī)療診斷設(shè)備、MR (Magnetic Resonance,磁共振)等。
[0029]例如，該嵌入式控制系統(tǒng)中的一個或多個外設(shè)功能模塊16可包括診斷床防撞模塊、編碼器讀取模塊、升降床壽命檢測模塊以及診斷床運動控制模塊中的一個或多個。通過主處理器20對其進(jìn)行訪問或控制，實現(xiàn)醫(yī)療設(shè)備的控制，例如，通過控制診斷床防撞模塊，可使X射線設(shè)備中的診斷床在發(fā)生碰撞時停止升降運動以避免發(fā)生危險；通過訪問編碼器讀取模塊，可確定醫(yī)療設(shè)備運動部件當(dāng)前的運動位置；通過訪問升降床壽命檢測模塊的數(shù)據(jù)，可測試升降床的使用壽命；通過控制診斷床運動控制模塊，可控制例如CT、X射線醫(yī)療診斷設(shè)備的診斷床的運動方向、速度等。
[0030]本實用新型實施例中的FPGA裝置、具有該FPGA裝置的嵌入式控制系統(tǒng)通過在FPGA裝置中集成控制裝置14，使得主處理器通過控制裝置14連接至FPGA裝置，控制裝置14具體與數(shù)據(jù)交換總線12的主控接口連接，外設(shè)功能模塊16與數(shù)據(jù)交換總線12的從控接口連接，并且在控制裝置14中集成時序轉(zhuǎn)換裝置142，以將主處理器的外設(shè)總線的時序轉(zhuǎn)換為數(shù)據(jù)交換總線的時序，使得主處理器能夠直接訪問各外設(shè)功能模塊16，無需通過FPGA嵌入式處理器來實現(xiàn)數(shù)據(jù)交換，當(dāng)需要擴(kuò)展新的外設(shè)功能模塊時，也無需對新的外設(shè)功能模塊額外進(jìn)行例如接口適配、寄存器映射等額外的定制，而是直接將其添加至數(shù)據(jù)交換總線即可，減少了擴(kuò)展外設(shè)的工作量。
[0031]另外，還可實現(xiàn)主處理器與FPGA裝置之間大量的數(shù)據(jù)交換。
[0032]通過在控制裝置14中集成中斷請求轉(zhuǎn)發(fā)裝置144，還可使主處理器能夠響應(yīng)外設(shè)功能模塊的中斷請求信號。
[0033]本實用新型實施例提供的醫(yī)療設(shè)備控制系統(tǒng)應(yīng)用該嵌入式控制系統(tǒng)，能夠提升醫(yī)療設(shè)備的工作效率，例如，提升控制精度和速度等。
[0034]上面已經(jīng)描述了一些示例性實施例。然而，應(yīng)該理解的是，可以做出各種修改。例如，如果所描述的技術(shù)以不同的順序執(zhí)行和/或如果所描述的系統(tǒng)、架構(gòu)、設(shè)備或電路中的組件以不同方式被組合和/或被另外的組件或其等同物替代或補(bǔ)充，則可以實現(xiàn)合適的結(jié)果。相應(yīng)地，其他實施方式也落入權(quán)利要求的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種用于醫(yī)療領(lǐng)域的FPGA裝置，其特征在于，其包括有: 數(shù)據(jù)交換總線，該數(shù)據(jù)交換總線上設(shè)置有主控接口和從控接口，該從控接口連接有一個或多個外設(shè)功能模塊； 控制裝置，用于連接外部的主處理器的外部并行總線，并連接所述數(shù)據(jù)交換總線的主控接口，所述控制裝置中集成有時序轉(zhuǎn)換裝置，該時序轉(zhuǎn)換裝置用于向所述主處理器發(fā)送將所述主處理器的外部并行總線的時序轉(zhuǎn)換為所述數(shù)據(jù)交換總線的時序的轉(zhuǎn)換信號。
2.根據(jù)權(quán)利要求1所述的用于醫(yī)療領(lǐng)域的FPGA裝置，其特征在于，所述控制裝置中還集成有中斷請求轉(zhuǎn)發(fā)裝置。
3.根據(jù)權(quán)利要求1或2所述的用于醫(yī)療領(lǐng)域的FPGA裝置，其特征在于，所述數(shù)據(jù)交換總線的從控接口上連接有外部存儲器。
4.根據(jù)權(quán)利要求1或2所述的用于醫(yī)療領(lǐng)域的FPGA裝置，其特征在于，所述數(shù)據(jù)交換總線的主控接口上還連接有FPGA嵌入式處理器。
5.根據(jù)權(quán)利要求4所述的用于醫(yī)療領(lǐng)域的FPGA裝置，其特征在于，所述數(shù)據(jù)交換總線的從控接口上還連接有共享存儲器，所述共享存儲器用于存儲所述主處理器和所述FPGA嵌入式處理器進(jìn)行數(shù)據(jù)交換的共享數(shù)據(jù)。
6.根據(jù)權(quán)利要求5所述的用于醫(yī)療領(lǐng)域的FPGA裝置，其特征在于，所述共享存儲器為所述一個或多個外設(shè)功能模塊中的一個。
7.根據(jù)權(quán)利要求1或2所述的用于醫(yī)療領(lǐng)域的FPGA裝置，其特征在于，所述數(shù)據(jù)交換總線為Avalon數(shù)據(jù)交換總線。
8.一種嵌入式控制系統(tǒng)，其特征在于，包括主處理器和權(quán)利要求1-7任一項所述的用于醫(yī)療領(lǐng)域的FPGA裝置。
9.根據(jù)權(quán)利要求6所述的嵌入式控制系統(tǒng)，其特征在于，所述一個或多個外設(shè)功能模塊包括診斷床防撞模塊、編碼器讀取模塊、升降床壽命檢測模塊和診斷床運動控制模塊中的一個或多個。
10.一種應(yīng)用權(quán)利要求8或9所述的嵌入式控制系統(tǒng)的醫(yī)療設(shè)備控制系統(tǒng)。
【文檔編號】G05B19/418GK203838541SQ201420090381
【公開日】2014年9月17日 申請日期:2014年2月28日 優(yōu)先權(quán)日:2014年2月28日
【發(fā)明者】王春雨, 王竹影, 林楓, 張強(qiáng) 申請人:Ge醫(yī)療系統(tǒng)環(huán)球技術(shù)有限公司