專利名稱：高壓基準(zhǔn)電壓產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬集成電路中的基準(zhǔn)電壓產(chǎn)生電路技術(shù)領(lǐng)域，具體來說，本發(fā)明涉及一種基于任一高壓產(chǎn)生基準(zhǔn)電壓的電路。
背景技術(shù)：
在模擬集成電路領(lǐng)域，經(jīng)常涉及電壓檢測和電流檢測。檢測電路需要有精準(zhǔn)的基準(zhǔn)電壓Vref，然后將待檢測的電壓與該基準(zhǔn)電壓通過比較器得到輸出狀態(tài)。如果需要比較的電壓基于的電壓并非地電壓，此時相應(yīng)的基準(zhǔn)電壓也需要基于非地電壓產(chǎn)生。比如在多節(jié)鋰電池保護(hù)的應(yīng)用方案中，需要對多節(jié)電池電壓進(jìn)行檢測，因此也需要產(chǎn)生基于各節(jié)電池的端電位VC1-VC4的基準(zhǔn)電壓Vrefl-Vref4。圖1為現(xiàn)有技術(shù)中的一個用于多節(jié)電池的電壓檢測電路的示意圖。如圖1所示，如果仍采用傳統(tǒng)帶隙(bandgap)電路產(chǎn)生基準(zhǔn)電壓Vref 1-Vref4，則需要多套帶隙電路。由于一套帶隙電路較為復(fù)雜，如果為了產(chǎn)生這幾個基準(zhǔn)電壓Vref 1-Vref4，設(shè)計多套帶隙電路，無疑會浪費(fèi)芯片面積，增加電路復(fù)雜程度，同時也意味著芯片功耗更大。

發(fā)明內(nèi)容
為了克服這一困難，本發(fā)明在已有對地基準(zhǔn)電壓的基礎(chǔ)上，采用較為簡單的電路即可實(shí)現(xiàn)其它幾個基于端電位VC1-VC4的基準(zhǔn)電壓。即本發(fā)明所要解決的技術(shù)問題是提供一種高壓基準(zhǔn)電壓產(chǎn)生電路，能夠基于任一高壓產(chǎn)生基準(zhǔn)電壓，避免重新做一套復(fù)雜的基準(zhǔn)電壓電路，簡化電路結(jié)構(gòu)，節(jié)約芯片面積。為解決上述技術(shù)問題，本發(fā)明提供一種高壓基準(zhǔn)電壓產(chǎn)生電路，包括:第一 NMOS管、第二 NMOS管、第一電阻和第二電阻；其中，所述第一 NMOS管的柵極接一低壓基準(zhǔn)電壓，所述第一 NMOS管的源極接所述第一電阻的一端，所述第一電阻的另一端接地，所述第一 NMOS管的襯底與其源極短接；所述第二 NMOS管的源極接所述第一 NMOS管的漏極，兩者的共同接點(diǎn)連接到所述高壓基準(zhǔn)電壓產(chǎn)生電路的輸出端，所述第二 NMOS管的襯底與其源極短接，所述第二 NMOS管的柵極與其漏極短接，所述第二 NMOS管的柵極與其漏極的共同接點(diǎn)連接到所述第二電阻的一端，所述第二電阻的另一端連接一電源端。可選地，所述第一 NMOS管與所述第二 NMOS管的尺寸一致?？蛇x地，所述第一電阻和所述第二電阻的阻值相同。為解決上述技術(shù)問題，本發(fā)明還提供一種高壓基準(zhǔn)電壓產(chǎn)生電路，包括:第一PMOS管、第二 PMOS管、第一電阻和第二電阻；其中，所述第一 PMOS管的柵極接基于一電源端的基準(zhǔn)電壓，所述第一 PMOS管的源極接所述第一電阻的一端，所述第一電阻的另一端接另一電源端，所述第一 PMOS管的襯底與其源極短接；所述第二 PMOS管的源極接所述第一 PMOS管的漏極，兩者的共同接點(diǎn)連接到所述高壓基準(zhǔn)電壓產(chǎn)生電路的輸出端，所述第二 PMOS管的襯底與其源極短接，所述第二 PMOS管的柵極與其漏極短接，所述第二 PMOS管的柵極與其漏極的共同接點(diǎn)連接到所述第二電阻的一端，所述第二電阻的另一端連接一任一電壓?？蛇x地，所述第一 PMOS管與所述第二 PMOS管的尺寸一致?？蛇x地，所述第一電阻和所述第二電阻的阻值相同。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):本發(fā)明的高壓基準(zhǔn)電壓產(chǎn)生電路利用已有對地的低壓基準(zhǔn)電壓(Vref4)，可以很簡單地產(chǎn)生基于其它電壓(VC2、VC3和VC4)的基準(zhǔn)電壓(Vrefl、Vref2和Vref3)，從而避免重新做一套復(fù)雜的基準(zhǔn)電壓電路，簡化了電路結(jié)構(gòu)，節(jié)約了芯片的面積。本發(fā)明的該電路可以廣泛應(yīng)用于基于高壓的比較電路中基準(zhǔn)電壓的產(chǎn)生，如多節(jié)電池中高串電池電壓檢測電路等。


本發(fā)明的上述的以及其他的特征、性質(zhì)和優(yōu)勢將通過下面結(jié)合附圖和實(shí)施例的描述而變得更加明顯，其中:圖1為現(xiàn)有技術(shù)中的一個用于多節(jié)電池的電壓檢測電路的示意圖；圖2為本發(fā)明第一個實(shí)施例的高壓基準(zhǔn)電壓產(chǎn)生電路；圖3為本發(fā)明第二個實(shí)施例的高壓基準(zhǔn)電壓產(chǎn)生電路。
具體實(shí)施例方式下面結(jié)合具體實(shí)施例和附圖對本發(fā)明作進(jìn)一步說明，在以下的描述中闡述了更多的細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明顯然能夠以多種不同于此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下根據(jù)實(shí)際應(yīng)用情況作類似推廣、演繹，因此不應(yīng)以此具體實(shí)施例的內(nèi)容限制本發(fā)明的保護(hù)范圍。高壓基準(zhǔn)電壓產(chǎn)生電路的第一實(shí)施例圖2為本發(fā)明第一個實(shí)施例的高壓基準(zhǔn)電壓產(chǎn)生電路。需要注意的是，這個附圖均僅作為示例，其并非是按照等比例的條件繪制的，并且不應(yīng)該以此作為對本發(fā)明實(shí)際要求的保護(hù)范圍構(gòu)成限制。如圖2所示，該高壓基準(zhǔn)電壓產(chǎn)生電路200主要包括:第一 NMOS管Ml、第二 NMOS管M2、第一電阻Rl和第二電阻R2。其中，第一 NMOS管Ml的柵極接一低壓基準(zhǔn)電壓Vin，第一 NMOS管Ml的源極接第一電阻Rl的一端，第一電阻Rl的另一端接地，第一 NMOS管Ml的襯底與其源極短接。而第二 NMOS管M2的源極接第一 NMOS管Ml的漏極，兩者的共同接點(diǎn)連接到高壓基準(zhǔn)電壓產(chǎn)生電路200的輸出端Vout，第二匪OS管M2的襯底與其源極短接，第二 NMOS管M2的柵極與其漏極短接，第二 NMOS管M2的柵極與其漏極的共同接點(diǎn)連接到第二電阻R2的一端，第二電阻R2的另一端連接一電源端VDD。這樣便產(chǎn)生了基于該電源端VDD的基準(zhǔn)電壓 Vout (Vref I),該基準(zhǔn)電壓 Vout=VDD-Vin。在本實(shí)施例中，第一 NMOS管Ml與第二 NMOS管M2的尺寸一致，且它們的源極和襯底均短接，因此它們的源極和襯底均短接，因此它們也具有相同的閾值電壓。另外第一NMOS管Ml和第二 NMOS管M2在同一支路，具有相同電流，故第一 NMOS管Ml和第二 NMOS管M2的柵源電壓Vgs相等，即Vgsl=Vgs2。另外，在本實(shí)施例中，第一電阻Rl和第二電阻R2的阻值相同，在同一支路上，具有相同電流，故第一電阻Rl和第二電阻R2上的壓降VR相等，S卩VRl =VR2。而Vin=Vgs 1+VR1，VDD-Vout=Vgs2+VR2,故 Vin=VDD-Vout,即 Vout=VDD-Vin。從而通過已有的對地的基準(zhǔn)電壓Vin，產(chǎn)生了對VDD的基準(zhǔn)電壓。該結(jié)構(gòu)可以用于檢測VDD相關(guān)電壓，如要檢測VDD與一電壓Vx的壓差達(dá)到一定預(yù)設(shè)值則產(chǎn)生標(biāo)志信號，如果只有對地的基準(zhǔn)電壓，因VDD會變化，難以實(shí)現(xiàn)該比較。通過上面電路產(chǎn)生VDD-Vref JfVx與該電壓直接通過普通比較器，則可以實(shí)現(xiàn)該檢測功能。從而避免了電路的復(fù)雜。高壓基準(zhǔn)電壓產(chǎn)生電路的第二實(shí)施例圖3為本發(fā)明第二個實(shí)施例的高壓基準(zhǔn)電壓產(chǎn)生電路。需要注意的是，這個附圖均僅作為示例，其并非是按照等比例的條件繪制的，并且不應(yīng)該以此作為對本發(fā)明實(shí)際要求的保護(hù)范圍構(gòu)成限制。另外，本實(shí)施例沿用前述實(shí)施例的元件標(biāo)號與部分內(nèi)容，其中采用相同的標(biāo)號來表示相同或近似的元件，并且選擇性地省略了某些相同技術(shù)內(nèi)容的說明。關(guān)于省略部分的說明可參照前述實(shí)施例，本實(shí)施例不再重復(fù)贅述。如圖3所示，該高壓基準(zhǔn)電壓產(chǎn)生電路300主要包括:第一 PMOS管Ml、第二 PMOS管M2、第一電阻Rl和第二電阻R2。其中，第一 PMOS管Ml的柵極接基于一電源端(圖1所示實(shí)施例中的VDD)的基準(zhǔn)電壓Vin，第一 PMOS管Ml的源極接第一電阻Rl的一端，第一電阻Rl的另一端接另一電源端VDD，第一 PMOS管Ml的襯底與其源極短接。而第二 PMOS管M2的源極接第一 PMOS管Ml的漏極，兩者的共同接點(diǎn)連接到高壓基準(zhǔn)電壓產(chǎn)生電路300的輸出端Vout，第二 PMOS管M2的襯底與其源極短接，第二 PMOS管M2的柵極與其漏極短接，第二 PMOS管M2的柵極與其漏極的共同接點(diǎn)連接到第二電阻R2的一端，第二電阻R2的另一端連接一任一電壓VC。這樣便產(chǎn)生了基于VC (VC2、VC3或VC4)的基準(zhǔn)電壓 Vout (Vref 2、Vref 3 )，該基準(zhǔn)電壓 Vout=VC+ (VDD-Vin )。在本實(shí)施例中，第一 PMOS管Ml和第二 PMOS管M2具有相同的尺寸，且它們的源極和襯底均短接，因此它們也具有相同的閾值電壓。另外，第一 PMOS管Ml和第二 PMOS管M2在同一支路，具有相同電流，故第一 PMOS管Ml和第二 PMOS管M2的柵源電壓Vsg相等，即Vsgl=Vsg20另外，在本實(shí)施例中，第一電阻Rl和第二電阻R2阻值相同，在同一支路上，具有相同電流，故第一電阻Rl和第二電阻R2上的壓降VR相等，即VRl = VR2。因此得到:VDD-Vin=Vout-VC,即 Vout=VC+ (VDD-Vin)。其中VDD-Vin為原始基準(zhǔn)電壓值，記為Vref，Vin可以通過圖2的電路產(chǎn)生。通過該電路，可以產(chǎn)生基于任意電壓VC的基準(zhǔn)電壓VC+Vref。在實(shí)際應(yīng)用中，如果比較器的檢測電壓是基于VC上的電壓，則可以采用圖3的電路產(chǎn)生基于VC的基準(zhǔn)電壓VC+Vref，再直接與需要檢測的電壓比較。下面結(jié)合圖1中多節(jié)鋰電池電壓檢測方式來進(jìn)一步描述圖2和圖3所示實(shí)施例中的高壓基準(zhǔn)電壓產(chǎn)生電路200、300在多節(jié)電池的電壓檢測電路的應(yīng)用。
圖1中需要比較的電壓有Vdl與￥代€1，￥(12與￥代€2，￥(13與￥代€3，￥(14與￥代料。其中Vd4和Vref4是直接基于地的電平，可以直接比較，其余基準(zhǔn)電壓Vref l Vref3的產(chǎn)生是難點(diǎn)。依據(jù)本發(fā)明的內(nèi)容，可以輕松的實(shí)現(xiàn)這三個基準(zhǔn)電壓VreffVref3產(chǎn)生，然后使用普通的比較器即可以實(shí)現(xiàn)這三組電壓的比較。通過圖2中的電路，將VDD換成VCl，Vin加入對地的基準(zhǔn)電壓Vref4，即可以實(shí)現(xiàn)Vref l=VCl-Vref4,該電壓與Vdl直接比較,可以實(shí)現(xiàn)第一節(jié)電池電壓的檢測。采用圖3中的電路，Vin輸入加入Vrefl電壓，VC接VC3，則可以產(chǎn)生Vref2=VC3+Vref4，該電壓與Vd2直接比較，可以實(shí)現(xiàn)第二節(jié)電池電壓的檢測。同理，繼續(xù)采用圖3中的電路，Vin輸入加入Vrefl電壓，VC接VC4，則可以產(chǎn)生Vref3=VC4+Vref4，該電壓與Vd3直接比較，可以實(shí)現(xiàn)第三節(jié)電池電壓的檢測。本發(fā)明的高壓基準(zhǔn)電壓產(chǎn)生電路利用已有對地的低壓基準(zhǔn)電壓(Vref4)，可以很簡單地產(chǎn)生基于其它電壓(VC2、VC3和VC4)的基準(zhǔn)電壓(Vrefl、Vref2和Vref3)，從而避免重新做一套復(fù)雜的基準(zhǔn)電壓電路，簡化了電路結(jié)構(gòu)，節(jié)約了芯片的面積。本發(fā)明的該電路可以廣泛應(yīng)用于基于高壓的比較電路中基準(zhǔn)電壓的產(chǎn)生，如多節(jié)電池中高串電池電壓檢測電路等。本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何修改、等同變化及修飾，均落入本發(fā)明 權(quán)利要求所界定的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種高壓基準(zhǔn)電壓產(chǎn)生電路(200)，包括:第一NMOS管(Ml)、第二NMOS管(M2)、第一電阻(Rl)和第二電阻(R2);其中， 所述第一 NMOS管(Ml)的柵極接一低壓基準(zhǔn)電壓(Vin)，所述第一 NMOS管(Ml)的源極接所述第一電阻(Rl)的一端，所述第一電阻(Rl)的另一端接地，所述第一 NMOS管(Ml)的襯底與其源極短接； 所述第二 NMOS管(M2)的源極接所述第一 NMOS管(Ml)的漏極，兩者的共同接點(diǎn)連接到所述高壓基準(zhǔn)電壓產(chǎn)生電路(200)的輸出端(Vout)，所述第二 NMOS管(M2)的襯底與其源極短接，所述第二 NMOS管(M2)的柵極與其漏極短接，所述第二 NMOS管(M2)的柵極與其漏極的共同接點(diǎn)連接到所述第二電阻(R2)的一端，所述第二電阻(R2)的另一端連接一電源端(VDD)。
2.根據(jù)權(quán)利要求1所述的高壓基準(zhǔn)電壓產(chǎn)生電路(200)，其特征在于，所述第一匪OS管(Ml)與所述第二 NMOS管(M2)的尺寸一致。
3.根據(jù)權(quán)利要求1所述的高壓基準(zhǔn)電壓產(chǎn)生電路(200)，其特征在于，所述第一電阻(Rl)和所述第二電阻(R2)的阻值相同。
4.一種高壓基準(zhǔn)電壓產(chǎn)生電路(300)，包括:第一PMOS管(Ml)、第二PMOS管(M2)、第一電阻(Rl)和第二電阻(R2);其中， 所述第一 PMOS管(Ml)的柵極接基于一電源端的基準(zhǔn)電壓(Vin)，所述第一 PMOS管(MD的源極接所述第一電阻(Rl)的一端，所述第一電阻(Rl)的另一端接另一電源端(VDD)，所述第一 PMOS管(Ml)的襯底與其源極短接； 所述第二 PMOS管(M2)的源極接所述第一 PMOS管(Ml)的漏極，兩者的共同接點(diǎn)連接到所述高壓基準(zhǔn)電壓產(chǎn)生電路(300)的輸出端(Vout)，所述第二 PMOS管(M2)的襯底與其源極短接，所述第二 PMOS管(M2)的柵極與其漏極短接，所述第二 PMOS管(M2)的柵極與其漏極的共同接點(diǎn)連接到所述第二電阻(R2)的一端，所述第二電阻(R2)的另一端連接一任一電壓(VC)。
5.根據(jù)權(quán)利要求4所述的高壓基準(zhǔn)電壓產(chǎn)生電路(300)，其特征在于，所述第一PMOS管(Ml)與所述第二 PMOS管(M2)的尺寸一致。
6.根據(jù)權(quán)利要求4所述的高壓基準(zhǔn)電壓產(chǎn)生電路(300)，其特征在于，所述第一電阻(Rl)和所述第二電阻(R2)的阻值相同。
全文摘要
本發(fā)明提供一種高壓基準(zhǔn)電壓產(chǎn)生電路，包括第一NMOS管、第二NMOS管、第一電阻和第二電阻；第一NMOS管的柵極接低壓基準(zhǔn)電壓，第一NMOS管的源極接第一電阻的一端，第一電阻的另一端接地，第一NMOS管的襯底與其源極短接；第二NMOS管的源極接第一NMOS管的漏極，兩者的共同接點(diǎn)連接到本高壓基準(zhǔn)電壓產(chǎn)生電路的輸出端，第二NMOS管的襯底與其源極短接，第二NMOS管的柵極與其漏極短接，第二NMOS管的柵極與其漏極的共同接點(diǎn)連接到第二電阻的一端，第二電阻的另一端連接一電源端。此外，本發(fā)明還提供另一種高壓基準(zhǔn)電壓產(chǎn)生電路。本發(fā)明能夠基于任一高壓產(chǎn)生基準(zhǔn)電壓，避免重新做一套復(fù)雜的基準(zhǔn)電壓電路，簡化電路結(jié)構(gòu)，節(jié)約芯片面積。
文檔編號G05F3/24GK103105885SQ201210586340
公開日2013年5月15日 申請日期2012年12月28日 優(yōu)先權(quán)日2012年12月28日
發(fā)明者白勝天, 羅彥, 邢巍, 張樹曉 申請人:中穎電子股份有限公司