專利名稱：一種具有數(shù)據(jù)監(jiān)測功能的飛行試驗系統(tǒng)控制機的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及飛行器的實驗系統(tǒng)中的測控領(lǐng)域。
背景技術(shù)：
在對某些飛行器的實驗系統(tǒng)中，需要對飛行器的運動狀態(tài)進(jìn)行模擬，由于試驗過程中環(huán)境惡劣，試驗條件無法滿足數(shù)據(jù)實時監(jiān)測的功能，造成大量的實驗數(shù)據(jù)丟失，因此，系統(tǒng)需要將實驗過程中數(shù)據(jù)進(jìn)行存儲，待實驗完成后進(jìn)行分析；控制機作為控制系統(tǒng)的核心，通過通訊總線實現(xiàn)對其他設(shè)備的控制，整個飛行試驗包含大量的通訊數(shù)據(jù)，通訊數(shù)據(jù)的正確與否直接關(guān)系到整個試驗系統(tǒng)能否正常工作。因此，控制機不但有控制功能，而且需要實現(xiàn)對通訊數(shù)據(jù)的實時存儲。

發(fā)明內(nèi)容
本發(fā)明為了解決飛行器的實驗系統(tǒng)不能對通訊數(shù)據(jù)實現(xiàn)實時監(jiān)測，而造成的大量實驗數(shù)據(jù)丟失的問題，提出了 一種具有數(shù)據(jù)監(jiān)測功能的飛行試驗系統(tǒng)控制機。本發(fā)明所述一種具有數(shù)據(jù)監(jiān)測功能的飛行試驗系統(tǒng)控制機包含兩個部分主控電路和數(shù)據(jù)存儲電路，所述主控電路由被控系統(tǒng)、慣性導(dǎo)航系統(tǒng)、單向傳輸收發(fā)器、雙向傳輸收發(fā)器、主控器、驅(qū)動電路、繼電器、電源和參數(shù)存儲模塊組成；數(shù)據(jù)存儲電路由數(shù)據(jù)存儲模塊、存儲控制模塊和接口電路組成；所述主控器的電源控制信號輸出端連接驅(qū)動電路的電源控制信號輸入端，主控器的電源狀態(tài)信號輸入端連接繼電器的電源狀態(tài)信號輸出端，驅(qū)動電路的電源開關(guān)信號輸出端連接繼電器的電源開關(guān)信號輸入端，繼電器的電源開關(guān)信號輸出端連接電源的開關(guān)信號輸入端，電源的電源信號輸出端連接被控系統(tǒng)的電源信號輸入端，主控器的系統(tǒng)參數(shù)信號輸入端連接參數(shù)存儲模塊的系統(tǒng)參數(shù)信號輸出端，參數(shù)存儲模塊的系統(tǒng)參數(shù)信號輸入端連接主控器的系統(tǒng)參數(shù)信號輸出端；主控器的環(huán)境信息輸入端連接單向傳輸收發(fā)器的環(huán)境信息輸出端，所述單向傳輸收發(fā)器的環(huán)境信息入端連接慣性導(dǎo)航系統(tǒng)的環(huán)境信息輸出端，主控器的狀態(tài)回復(fù)信號輸入端連接雙向傳輸收發(fā)器的狀態(tài)回復(fù)信號輸出端，主控器的控制信號輸出端連接雙向傳輸收發(fā)器的控制信號輸入端，所述雙向傳輸收發(fā)器的控制信號輸出端連接被控系統(tǒng)的控制信號輸入端，雙向傳輸收發(fā)器的狀態(tài)回復(fù)信號輸入端連接被控系統(tǒng)的狀態(tài)回復(fù)信號的輸出端；所述存儲控制模塊的環(huán)境信息輸入端與單向傳輸收發(fā)器的環(huán)境信息輸出端相連，所述存儲控制模塊的控制信號輸入端與控制器的控制命令信號輸出端連接，所述存儲控制模塊的狀態(tài)回復(fù)信號輸入端與雙向傳輸收發(fā)器的狀態(tài)回復(fù)信息的輸出端相連，所述存儲控制模塊的數(shù)據(jù)信號輸出輸入端連接數(shù)據(jù)存儲模塊的數(shù)據(jù)信號輸出輸入端；所述存儲控制模塊的控制數(shù)據(jù)信號輸出輸入端連接接口電路的控制數(shù)據(jù)信號輸出輸入端。本發(fā)明在控制機中增加了數(shù)據(jù)存儲電路，通過數(shù)據(jù)存儲電路將收發(fā)器與主控器之間的命令傳輸及狀態(tài)回復(fù)信號進(jìn)行實時存儲，實現(xiàn)了對實驗數(shù)據(jù)的實時監(jiān)測，保證了實驗數(shù)據(jù)的完整，并為試驗后分析提供原始數(shù)據(jù)。


圖1為具有存儲電路系統(tǒng)邏輯控制數(shù)據(jù)監(jiān)測功能的控制機的電氣原理圖示意圖。圖2為數(shù)據(jù)存儲與上傳控制邏輯框圖。圖3為存儲控制模塊主控制邏輯狀態(tài)跳轉(zhuǎn)圖。圖4為主控器自動控制流程。
具體實施例方式具體實施方式
一、結(jié)合圖1說明本實施方式，本實施方式所述一種具有數(shù)據(jù)監(jiān)測功能的飛行試驗系統(tǒng)控制機包含兩個部分主控電路和數(shù)據(jù)存儲電路，所述主控電路由被控系統(tǒng)1、慣性導(dǎo)航系統(tǒng)2、單向傳輸收發(fā)器3、雙向傳輸收發(fā)器4主控器5、驅(qū)動電路6繼電器7電源8和參數(shù)存儲模塊9組成；數(shù)據(jù)存儲電路由數(shù)據(jù)存儲模塊10、存儲控制模塊11和接口電路12組成；所述主控器5的電源控制信號輸出端連接驅(qū)動電路6的電源控制信號輸入端，主控器5的電源狀態(tài)信號輸入端連接繼電器7的電源狀態(tài)信號輸出端，驅(qū)動電路6的電源開關(guān)信號輸出端連接繼電器7的電源開關(guān)信號輸入端，繼電器7的電源開關(guān)信號輸出端連接電源8的開關(guān)信號輸入端，電源8的電源信號輸出端連接被控系統(tǒng)I的電源信號輸入端，主控器5的系統(tǒng)參數(shù)信號輸入端連接參數(shù)存儲模塊9的系統(tǒng)參數(shù)信號輸出端，參數(shù)存儲模塊9的系統(tǒng)參數(shù)信號輸入端連接主控器5的系統(tǒng)參數(shù)信號輸出端；主控器5的環(huán)境信息輸入端連接單向傳輸收發(fā)器3的環(huán)境信息輸出端，所述單向傳輸收發(fā)器3的環(huán)境信息入端連接慣性導(dǎo)航系統(tǒng)I的環(huán)境信息輸出端，主控器3的狀態(tài)回復(fù)信號輸入端連接雙向傳輸收發(fā)器4的狀態(tài)回復(fù)信號輸出端，主控器5的控制信號輸出端連接雙向傳輸收發(fā)器4的控制信號輸入端，所述雙向傳輸收發(fā)器4的控制信號輸出端連接被控系統(tǒng)I的控制信號輸入端，雙向傳輸收發(fā)器4的狀態(tài)回復(fù)信號輸入端連接被控系統(tǒng)I的狀態(tài)回復(fù)信號的輸出端；所述存儲控制模塊10的環(huán)境信息輸入端與單向傳輸收發(fā)器3的環(huán)境信息輸出端相連，所述存儲控制模塊10的控制信號輸入端與控制器5的控制命令信號輸出端連接，所述存儲控制模塊10的狀態(tài)回復(fù)信號輸入端與雙向傳輸收發(fā)器3的狀態(tài)回復(fù)信息的輸出端相連，所述存儲控制模塊10的數(shù)據(jù)信號輸出輸入端連接數(shù)據(jù)存儲模塊11的數(shù)據(jù)信號輸出輸入端；所述存儲控制模塊10的控制數(shù)據(jù)信號輸出輸入端連接接口電路12的控制數(shù)據(jù)信號輸出輸入端。本實施方式為了不增加主控系統(tǒng)的負(fù)擔(dān)，控制電路與數(shù)據(jù)存儲電路獨立出現(xiàn)在系統(tǒng)中。因此，存儲控制電路并不與控制核心主控制器直接通訊，而是以總線負(fù)載的形式出現(xiàn)其數(shù)據(jù)存儲與上傳過程如圖2所示。單向傳輸收發(fā)器模塊用來接收外部慣性導(dǎo)航系統(tǒng)傳來的定時信息，并將信息傳遞給主控器進(jìn)行分析，雙向傳輸收發(fā)器用于接收狀態(tài)回復(fù)信號并發(fā)射控制器傳來的控制信號，實現(xiàn)對外部系統(tǒng)的控制。本實施方式電源控制電路采用驅(qū)動電路與繼電器相結(jié)合的方法，繼電器為雙刀雙置開關(guān)，當(dāng)主控器控制驅(qū)動電路使電源輸出時，繼電器的另一個開關(guān)檢測電源輸出的狀態(tài)。當(dāng)電源輸出時，輸入狀態(tài)置低，沒有輸出時為高。
具體實施方式
二、結(jié)合圖3說明本實施方式，本實施方式是對具體實施方式
一所述的一種具有數(shù)據(jù)監(jiān)測功能的控制機的進(jìn)一步說明，所述存儲控制模塊10采用狀態(tài)機的跳轉(zhuǎn)實現(xiàn)邏輯控制，所述狀態(tài)機分為四個狀態(tài)空閑狀態(tài)、命令讀取狀態(tài)、指令判斷狀態(tài)、CF卡擦出狀態(tài)和數(shù)據(jù)上傳狀態(tài)；所述空閑狀態(tài)，等待接收接口電路12發(fā)送的指令，當(dāng)接收到指令時，跳轉(zhuǎn)到命令讀取狀態(tài)；命令讀取狀態(tài)，讀取接口電路12發(fā)來的指令，當(dāng)讀取到的指令為復(fù)位指令時，狀態(tài)機跳回空閑狀態(tài)；否則，跳轉(zhuǎn)至指令判斷狀態(tài)；指令判斷狀態(tài)，當(dāng)判斷指令為寫FIFO指令、且該寫FIFO指令為空時，跳轉(zhuǎn)至數(shù)據(jù)存儲模塊擦除狀態(tài)；當(dāng)判斷指令為讀FIFO指令，且為非空時，跳轉(zhuǎn)至數(shù)據(jù)上傳狀態(tài)；數(shù)據(jù)存儲模塊擦除狀態(tài)，對數(shù)據(jù)存儲模塊10中數(shù)據(jù)進(jìn)行擦除，當(dāng)數(shù)據(jù)存儲模塊10擦出完畢時，跳轉(zhuǎn)至空閑狀態(tài)；數(shù)據(jù)上傳狀態(tài)，讀取數(shù)據(jù)存儲模塊10中的數(shù)據(jù)，并將所述數(shù)據(jù)發(fā)送給接口電路12，直到數(shù)據(jù)存儲模塊10中的數(shù)據(jù)被讀取和發(fā)送完畢，跳轉(zhuǎn)至空閑狀態(tài)。
具體實施方式
三、本實施方式是對具體實施方式
一所述的一種具有數(shù)據(jù)監(jiān)測功能的控制機的進(jìn)一步說明，所述主控器5采用DSP2812芯片實現(xiàn)。DSP2812作為系統(tǒng)的主控核心，采用TI公司DSP2812。在接收到定時信息后，將信息進(jìn)行計算，并轉(zhuǎn)換為被控系統(tǒng)所需的指令格式通過DSP的SCI接口進(jìn)行發(fā)送。DSP在接收到特定的指令信息后通過繼電器對電源進(jìn)行控制。在自動流程控制中控制機可以根據(jù)接收定時信息的個數(shù)、內(nèi)容以及被控系統(tǒng)狀態(tài)選擇向被控系統(tǒng)返回的狀態(tài)發(fā)送不同的指令，從而實現(xiàn)被控系統(tǒng)的自動控制控制過程如圖4。
具體實施方式
四、本實施方式是對具體實施方式
一所述的一種具有數(shù)據(jù)監(jiān)測功能的控制機的進(jìn)一步說明，所所述單向傳輸收發(fā)器3和雙向傳輸收發(fā)器4采用兩路422收發(fā)器。由于通訊總線采用RS422標(biāo)準(zhǔn)，總線不能掛接多個負(fù)載，主控器與422接收芯片的驅(qū)動能力滿足需求，而且數(shù)據(jù)存儲控制電路應(yīng)用FPGA也使用單端信號，因此，采用將RS422差分信號轉(zhuǎn)換為單端信號后進(jìn)入FPGA的方法對數(shù)據(jù)進(jìn)行實時存儲。采用DSP作為系統(tǒng)工作流程主控器，控制機還包含兩路收發(fā)器、驅(qū)動電路及繼電器。系統(tǒng)中含有兩路422收發(fā)器,每個收發(fā)器包含一個接收端和一個發(fā)送端,其中單向傳輸收發(fā)器只用到接收端，負(fù)責(zé)接收慣性導(dǎo)航器傳輸給控制機的定時信息，另一路雙向傳輸收發(fā)器負(fù)責(zé)與被控系統(tǒng)進(jìn)行通訊。指令接口均采用標(biāo)準(zhǔn)的422通訊協(xié)議。DSP2812作為系統(tǒng)的主控核心，在接收到定時信息后，將信息進(jìn)行計算，并轉(zhuǎn)換為被控系統(tǒng)所需的指令格式通過DSP的SCI接口進(jìn)行發(fā)送。DSP在接收到特定的指令信息后通過繼電器對電源進(jìn)行控制。電源及電源輸出控制電路實現(xiàn)對電源的輸出的控制。
具體實施方式
五、本實施方式是對具體實施方式
一所述的具有數(shù)據(jù)監(jiān)測功能的控制機的進(jìn)一步說明，所述接口電路12由CY7C68013協(xié)議轉(zhuǎn)換芯片和USB2. O接口電路組成，CY7C68013協(xié)議轉(zhuǎn)換芯片的數(shù)據(jù)高速率轉(zhuǎn)換信號輸出端連接USB2. O接口電路的數(shù)據(jù)信號輸入端，CY7C68013協(xié)議轉(zhuǎn)換芯片的低速數(shù)據(jù)信號的輸出輸入端為接口電路11的制數(shù)據(jù)信號輸出輸入端連接USB2. O接口的高速數(shù)據(jù)信號輸出端連接協(xié)議轉(zhuǎn)換芯片CY7C68013的高速數(shù)據(jù)信號輸入端。
CY7C68013作為控制USB2. O的協(xié)議芯片實現(xiàn)將USB2. O協(xié)議轉(zhuǎn)換為本地總線接口，簡化了 FPGA中的控制邏輯。
具體實施方式
六、本實施方式是對具體實施方式
一所述的一種具有數(shù)據(jù)監(jiān)測功能的控制機的進(jìn)一步說明，所述數(shù)據(jù)存儲電路10是CF卡。
具體實施方式
七、本實施方式是對具體實施方式
一所述的一種具有數(shù)據(jù)監(jiān)測功能的控制機的進(jìn)一步說明，所述存儲控制模塊11采用現(xiàn)場可編程門陣列(FPGAFieldProgrammable Gate Array)。
權(quán)利要求
1.一種具有數(shù)據(jù)監(jiān)測功能的飛行試驗系統(tǒng)控制機，其特征在于，所述飛行試驗系統(tǒng)控制機包含兩個部分:主控電路和數(shù)據(jù)存儲電路，所述主控電路由被控系統(tǒng)(I)、慣性導(dǎo)航系統(tǒng)(2)、單向傳輸收發(fā)器(3)、雙向傳輸收發(fā)器(4)主控器(5)、驅(qū)動電路(6)繼電器(7)、電源(8 )和參數(shù)存儲模塊(9 )組成；數(shù)據(jù)存儲電路由數(shù)據(jù)存儲模塊(10 )、存儲控制模塊(11)和接口電路(12)組成； 所述主控器(5)的電源控制信號輸出端連接驅(qū)動電路(6)的電源控制信號輸入端，主控器(5)的電源狀態(tài)信號輸入端連接繼電器(7)的電源狀態(tài)信號輸出端，驅(qū)動電路(6)的電源開關(guān)信號輸出端連接繼電器(7)的電源開關(guān)信號輸入端，繼電器(7)的電源開關(guān)信號輸出端連接電源(8)的開關(guān)信號輸入端，電源(8)的電源信號輸出端連接被控系統(tǒng)(I)的電源信號輸入端，主控器(5)的系統(tǒng)參數(shù)信號輸入端連接參數(shù)存儲模塊(9)的系統(tǒng)參數(shù)信號輸出端，參數(shù)存儲模塊(9)的系統(tǒng)參數(shù)信號輸入端連接主控器(5)的系統(tǒng)參數(shù)信號輸出端；主控器(5)的環(huán)境信息輸入端連接單向傳輸收發(fā)器(3)的環(huán)境信息輸出端,所述單向傳輸收發(fā)器(3)的環(huán)境信息入端連接慣性導(dǎo)航系統(tǒng)(I)的環(huán)境信息輸出端，主控器(3)的狀態(tài)回復(fù)信號輸入端連接雙向傳輸收發(fā)器(4)的狀態(tài)回復(fù)信號輸出端，主控器(5)的控制信號輸出端連接雙向傳輸收發(fā)器(4)的控制信號輸入端，所述雙向傳輸收發(fā)器(4)的控制信號輸出端連接被控系統(tǒng)(I)的控制信號輸入端，雙向傳輸收發(fā)器(4)的狀態(tài)回復(fù)信號輸入端連接被控系統(tǒng)(I)的狀態(tài)回復(fù)信號的輸出端；所述存儲控制模塊(10)的環(huán)境信息輸入端與單向傳輸收發(fā)器⑶的環(huán)境信息輸出端相連，所述存儲控制模塊(10)的控制信號輸入端與控制器(5)的控制命令信號輸出端連接，所述存儲控制模塊(10)的狀態(tài)回復(fù)信號輸入端與雙向傳輸收發(fā)器⑶的狀態(tài)回復(fù)信息的輸出端相連，所述存儲控制模塊(10)的數(shù)據(jù)信號輸出輸入端連接數(shù)據(jù)存儲模塊(11)的數(shù)據(jù)信號輸出輸入端；所述存儲控制模塊(10)的控制數(shù)據(jù)信號輸出輸入端連接接口電路(11)的控制數(shù)據(jù)信號輸出輸入端。
2.根據(jù)權(quán)利要求1所述一種具有數(shù)據(jù)監(jiān)測功能的飛行試驗系統(tǒng)控制機，其特征在于，所述存儲控制模塊(10)采用狀態(tài)機的跳轉(zhuǎn)實現(xiàn)邏輯控制，所述狀態(tài)機分為四個狀態(tài):空閑狀態(tài)、命令讀取狀態(tài)、指令判斷狀態(tài)、數(shù)據(jù)存儲模塊擦出狀態(tài)和數(shù)據(jù)上傳狀態(tài)； 所述空閑狀態(tài)，等待接收接口電路(12)發(fā)送的指令，當(dāng)接收到指令時，跳轉(zhuǎn)到命令讀取狀態(tài)； 命令讀取狀態(tài)，讀取接口電路(12)發(fā)來的指令，當(dāng)讀取到的指令為復(fù)位指令時，狀態(tài)機跳回空閑狀態(tài)；否則，跳轉(zhuǎn)至指令判斷狀態(tài)； 指令判斷狀態(tài)，當(dāng)判斷指令為寫FIFO指令，且該寫FIFO指令為空時，跳轉(zhuǎn)至數(shù)據(jù)存儲模塊擦除狀態(tài)；當(dāng)判斷指令為讀FIFO指令，且為非空時，跳轉(zhuǎn)至數(shù)據(jù)上傳狀態(tài)； 數(shù)據(jù)存儲模塊擦除狀態(tài)，對數(shù)據(jù)存儲模塊(10)中數(shù)據(jù)進(jìn)行擦除，當(dāng)數(shù)據(jù)存儲模塊(10)擦出完畢時，跳轉(zhuǎn)至空閑狀態(tài)； 數(shù)據(jù)上傳狀態(tài)，讀取數(shù)據(jù)存儲模塊(10)中的數(shù)據(jù)，并將所述數(shù)據(jù)發(fā)送給接口電路(12)，直到數(shù)據(jù)存儲模塊(10)中的數(shù)據(jù)被讀取和發(fā)送完畢，跳轉(zhuǎn)至空閑狀態(tài)。
3.根據(jù)權(quán)利要求1所述一種具有數(shù)據(jù)監(jiān)測功能的飛行試驗系統(tǒng)控制機，其特征在于，所述主控器(5)采用DSP2812芯片實現(xiàn)。
4.根據(jù)權(quán)利要求1所述一種具有數(shù)據(jù)監(jiān)測功能的飛行試驗系統(tǒng)控制機，其特征在于，所述單向傳輸收發(fā)器(3)和雙 向傳輸收發(fā)器(4)采用兩路422收發(fā)器。
5.根據(jù)權(quán)利要求1所述一種具有數(shù)據(jù)監(jiān)測功能的飛行試驗系統(tǒng)控制機，其特征在于，所述接口電路(12)由CY7C68013協(xié)議轉(zhuǎn)換芯片和USB2.0接口電路組成，CY7C68013協(xié)議轉(zhuǎn)換芯片的數(shù)據(jù)高速率轉(zhuǎn)換信號輸出端連接USB2.0接口電路的數(shù)據(jù)信號輸入端，CY7C68013協(xié)議轉(zhuǎn)換芯片的低速數(shù)據(jù)信號的輸出輸入端為接口電路(11)的控制數(shù)據(jù)信號輸出輸入端。USB2.0接口電路的高速數(shù)據(jù)信號輸出端連接協(xié)議轉(zhuǎn)換芯片CY7C68013的高速數(shù)據(jù)信號輸入端。
6.根據(jù)權(quán)利要求1所述一種具有數(shù)據(jù)監(jiān)測功能的飛行試驗系統(tǒng)控制機，其特征在于，所述數(shù)據(jù)存儲電路(8 )是CF卡。
7.根據(jù)權(quán)利要求1所述一種具有數(shù)據(jù)監(jiān)測功能的飛行試驗系統(tǒng)控制機，其特征在于，所述存儲控制模塊(11)采 用現(xiàn)場可編程門陣列FPGA。
全文摘要
一種具有數(shù)據(jù)監(jiān)測功能的飛行試驗系統(tǒng)控制機，涉及飛行器的實驗系統(tǒng)中的測控領(lǐng)域。本發(fā)明解決了飛行器的實驗系統(tǒng)不能對通訊數(shù)據(jù)實現(xiàn)實時監(jiān)測，而造成的大量實驗數(shù)據(jù)丟失的問題。本發(fā)明主控器的環(huán)境信息輸入端連接單向傳輸收發(fā)器的環(huán)境信息輸出端，主控器的狀態(tài)回復(fù)信號輸入端連接雙向傳輸收發(fā)器的狀態(tài)回復(fù)信號輸出端，主控器的控制信號輸出端連接雙向傳輸收發(fā)器的控制信號輸入端，存儲控制模塊的環(huán)境信息輸入端連接單向傳輸收發(fā)器的環(huán)境信息輸出端，存儲控制模塊的控制信號輸入端連接控制器的控制命令信號輸出端，存儲控制模塊的狀態(tài)回復(fù)信號輸入端連接雙向傳輸收發(fā)器的狀態(tài)回復(fù)信息的輸出端。用于飛行器的實驗系統(tǒng)中的測控。
文檔編號G05B19/04GK103076748SQ20121058405
公開日2013年5月1日 申請日期2012年12月28日 優(yōu)先權(quán)日2012年12月28日
發(fā)明者付寧, 鄧立寶, 趙浩然, 徐紅偉 申請人:哈爾濱工業(yè)大學(xué)