專(zhuān)利名稱(chēng)：低電壓驅(qū)動(dòng)緩沖電路芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種適用于低壓操作的緩沖電路芯片，是一種集成電路芯片。
背景技術(shù)：
集成電路通常需要可以工作在低電源電壓的緩沖電路。過(guò)去有一個(gè)共同的難題， 那就是當(dāng)集成電路的供電電池接近其使用壽命結(jié)尾時(shí)，電池電壓大幅度下降，當(dāng)這種情況發(fā)生時(shí)，緩沖電路的一級(jí)或者多級(jí)有可能成為飽和。當(dāng)一極變成飽和時(shí)，其增益就大幅度降低；它的輸入偏置電流要求增加，且總體上該極的性能會(huì)急劇變差。當(dāng)電路的一級(jí)或多級(jí)變?yōu)轱柡蜁r(shí)，電路完全停止工作。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種低電壓驅(qū)動(dòng)緩沖電路芯片，適應(yīng)低電源電壓操作，可能由于遭受一級(jí)或多級(jí)的飽和而低于現(xiàn)有技術(shù)電路。為了達(dá)到這一目的本發(fā)明從它的廣泛方面提供一種適合于在低電壓下工作的緩沖電路。本發(fā)明的技術(shù)解決方案是一個(gè)電源由一單獨(dú)的電池和一連接到電池上的電壓調(diào)節(jié)器組成，電池?fù)碛幸环N電壓，它可以下降到接近電池的最終壽命值一伏特，電源的第一和第二終端提供一個(gè)可調(diào)節(jié)電壓，第一、第二和第三晶體管每個(gè)都有一個(gè)基極，發(fā)射極，和集電極，晶體管從NPN或PNP 管中選擇，第一和第二晶體管是其中一種而第三晶體管是另一種，輸入端連接第一晶體管的基極，第一晶體管的發(fā)射極通過(guò)一個(gè)第一電阻連接第一端，電源連在第一晶體管的集電極和用于加載到第一晶體管的第二端之間，第一晶體管的集電極連接第二晶體管的基極， 第二晶體管的發(fā)射極通過(guò)第二電阻連接第一端，第二晶體管的集電極與第二端耦合，第二晶體管的發(fā)射極連接第三晶體管的基極，第三晶體管的集電極同時(shí)連接輸出端和第一晶體管的發(fā)射極，第三晶體管的發(fā)射極通過(guò)第三電阻連接第二端，以便一個(gè)輸入信號(hào)作用于輸入端，將在輸出端產(chǎn)生一個(gè)相應(yīng)信號(hào)。


附圖I是一個(gè)典型的現(xiàn)有技術(shù)的緩沖電路附圖2是一個(gè)根據(jù)發(fā)明原理所繪的較佳的電路。
具體實(shí)施例方式首先，參考附圖I，一個(gè)NPN晶體管Ql I有一個(gè)輸入端2與它的基極連接，它的集電極與一個(gè)PNP晶體管Q12的基極連接。晶體管Qll的集電極又通過(guò)一個(gè)電流源4(通常是一個(gè)PNP晶體管)與一個(gè)電源電壓Vcc的正極連接。晶體管Qll的發(fā)射極通過(guò)電阻Rl接地(連接到電源電壓的負(fù)極)。晶體管Q12的發(fā)射極與電源電壓Vcc連接，晶體管Q12的集電極同時(shí)連接一個(gè)輸出端6和晶體管Qll的發(fā)射極。附圖I電路呈現(xiàn)的是一個(gè)集成電路的仿真圖，晶體管Qll，Q12，電源4，電阻Rl和它們的連線都集成于一個(gè)微型的基片上。因?yàn)榉抡婕呻娐返募夹g(shù)被眾所周知，而且不是本發(fā)明的組成部分，這樣的集成電路的機(jī)械結(jié)構(gòu)不能被描述。正常工作，沒(méi)有晶體管飽和時(shí)，晶體管Qll用作共射極，提供高增益。晶體管Q12 是一個(gè)PNP管共射極，提供一個(gè)從它的集電極到晶體管Qll的發(fā)射極的負(fù)反饋，以便于輸入和輸出信號(hào)的不同之處可以通過(guò)晶體管Qll被放大。結(jié)果是，附圖I電路作為一個(gè)統(tǒng)一正相放大緩沖電路正常工作。在工作時(shí)晶體管Qll的基極通常是偏置O. 65伏左右。另外，在許多電路中電源電壓Vcc由一個(gè)單獨(dú)的電池單元10和一個(gè)電壓調(diào)節(jié)器12提供(例如在助聽(tīng)器中)。考慮到臨近電池壽命尾聲時(shí)電池電壓會(huì)下降，電源電壓Vcc應(yīng)該設(shè)定到比臨近電池壽命結(jié)束時(shí)的電池電壓低。因此想要設(shè)定電壓Vcc在O. 9伏左右。眾所周知的一個(gè)典型的集成電路PNP晶體管例如Q12的基極-發(fā)射極電壓通常是
O.6伏。(因?yàn)橐粋€(gè)集成電路NPN晶體管的基極-發(fā)射極電壓通常通常是O. 6伏。)這里將電源4置于O. 6伏而將晶體管Qll置于O. 3伏。這些電壓都附在為了說(shuō)明目的的附圖I 上。由于晶體管Qll的基極如上表明偏置O. 65伏,我們將看到，晶體管Qll的集電極電壓遠(yuǎn)遠(yuǎn)低于基極電壓。這里將晶體管Qll置于飽和。當(dāng)一個(gè)晶體管的基極-集電極結(jié)正向偏置時(shí)飽和發(fā)生。例如，直到基極-集電極結(jié)是正向偏置約O. 35伏的一個(gè)NPN集成電路晶體管和約O. 4伏的一個(gè)PNP集成電路晶體管，晶體管的性能才急劇降低。精確電壓?jiǎn)栴}取決于設(shè)備的幾何形狀和制造技術(shù)。這一方面的降低將稱(chēng)為實(shí)際飽和度。在附圖I電路可以看出，晶體管Qll的基極-集電極結(jié)正向偏置O. 35伏特。這導(dǎo)致實(shí)際飽和度是不可取的。此外晶體管Q12的β常數(shù)在集成電路中通常很低，而這需要晶體管Qll有更高的集電極電流，由此所帶來(lái)的更高的輸入偏置電流。另外晶體管Q12負(fù)載晶體管Qll的集電極，減少回路增益。其次是參考附圖2，它顯示了一個(gè)根據(jù)該發(fā)明的首選電路。在附圖2中相應(yīng)的的參考數(shù)字顯示相應(yīng)的配件，但三個(gè)晶體管是提供的，即晶體管的Q1，Q2和Q3。晶體管Ql連接在一個(gè)共發(fā)射極配置上，就跟晶體管Qll相同。晶體管Ql的集電極連接到晶體管Q2的基極。晶體管Q2通過(guò)電阻R2將它的發(fā)射極接地同時(shí)將它的集電極與晶體管Q3的發(fā)射極連接。晶體管Q2的發(fā)射極連接到晶體管Q3的基極，晶體管Q3的集電極同時(shí)連接到輸出端6 和晶體管Ql的發(fā)射極。直流操作的附圖2電路如下。在附圖I電路中，晶體管Ql作為一個(gè)共射極放大器工作同時(shí)電流源4作為一個(gè)有源負(fù)載。電流源4提供的電流，選擇是非常小的，通常一個(gè)微安，以至于晶體管Ql的基極電流只有幾毫微安。此外，晶體管Ql的基極又是通常正向偏置約O. 65伏的外部偏置電路(未顯示)。這里通過(guò)電阻Rl設(shè)定電壓為O. 65伏，低于晶體管 Ql的基極-集電極電壓。晶體管Ql的基極-集電極電壓被定義為晶體管Ql的幾何形狀以至于通過(guò)電阻Rl的電壓通常為O. 15伏。以下方程，應(yīng)用(忽略小的基極電流的影響)如下
VBEl是晶體管Ql的基極-發(fā)射極電壓，
VBE2是晶體管Q2的基極-發(fā)射極電壓，
VBE3是晶體管Q3的基極-發(fā)射極電壓，
VCE2是晶體管Q2的集電極-發(fā)射極電壓，
VBC2是晶體管Q2的基極-集電極電壓，
I是電流源4提供的電流，
IC2是晶體管Q2的集電極電流，
IC3是晶體管Q3的集電極電流，
VRl是通過(guò)電阻Rl的電壓，
VR2是通過(guò)電阻R2的電壓，
VR3是通過(guò)電阻R3的電壓，
從附圖 2 電路可以看出 IC2. R2+(IC2+IC3)R3 = Vcc-VBE(I)
同時(shí) IC3 = O. 15/R1-I
如果 IC3 遠(yuǎn)大于 I，則 IC3 = O. 150/R1 (2)
結(jié)合I和2以上，如果所有電阻是在阻值相等的電阻，則
通常 R = 5000 歐姆，則 IC2 = 15μ A 因?yàn)?Vcc = (λ9伏，VBE3 = O,.6伏(從方程I得出)。此外，IC3 = 30μΑ(從方程2得出)。這些電壓，和以下討論的，都在附圖2中特別標(biāo)出。
從附圖 2 將看出 VR3+VCE2+VR2 = O. 9volts(4)
現(xiàn)在 VR3 = (IC3+IC2)R3 = O. 225volts
同時(shí) VR2 = IC2. R2 = O. 075volts
所以從方程4可以得出，VCE2 = O. 6volts。
因?yàn)閂BE2 = O. 6volts (因?yàn)橐粋€(gè)集成電路NPN晶體管)，所以VBC2 ==zero volts。
從附圖2可以看出通過(guò)電流源4的電壓是VR3+VBC2，為O. 225伏。這足夠保持電
流源4(通常是一個(gè)PNP晶體管)達(dá)不到實(shí)際飽和。另外晶體管Ql的集電極電壓可能比 Vcc 低 O. 225 伏，即 O. 675 伏。要注意的是，晶體管Ql的基極偏置O. 65伏。可以看出，這低于晶體管Ql集電極的O. 675伏電壓。由于晶體管Ql的基極電壓低于其集電極電壓，基極-集電極結(jié)反向偏置而晶體管Ql不飽和。同樣地，晶體管Q2的集電極電壓保持在零伏高于其基極電壓，以至于晶體管Q2不工作在飽和狀態(tài)。此外，晶體管Q3的基極偏置O. 075伏，而晶體管Q3的集電極偏置O. 15伏，僅略高于基極電壓，以至于晶體管Q3不工作在實(shí)際飽和狀態(tài)。結(jié)果是，附圖2電路中沒(méi)有晶體管工作在實(shí)際飽和狀態(tài)，即使電壓Vcc低至O. 9伏。晶體管Q2集電極與晶體管Q3發(fā)射極的連接，而非連接到Vcc使得電阻R3更小以達(dá)到與晶體管Q3發(fā)射極電壓相同。這實(shí)現(xiàn)了減少電阻R3在集成電路中所需要的面積，也產(chǎn)生了一些面積增加開(kāi)環(huán)增益。如果需要的話，晶體管Q2的集電極可以直接連接到供電電壓Vcc，但是這樣的安排是首選。交流操作的附圖2電路通過(guò)假設(shè)最好理解為晶體管Q2的集電極與供電電壓Vcc連接而不是與晶體管Q3的發(fā)射極連接。這種簡(jiǎn)化結(jié)果只是一個(gè)派生值為開(kāi)環(huán)增益的小錯(cuò)誤。然后我們將看到，晶體管Ql作為一個(gè)共射極放大器，放大輸入和輸出信號(hào)之間的不同之處。電流源4作為晶體管Ql的正極負(fù)載，提供高增益(通常是200)。晶體管Q2結(jié)合電阻R2作為一個(gè)射極跟隨阻抗緩沖和電平轉(zhuǎn)換器。晶體管Q3利用發(fā)射器變性電阻R3連接在一個(gè)共發(fā)射極配置上。電阻Rl相當(dāng)于負(fù)載到電阻Q3的集電極。我們將看到，在第一極有一個(gè)200的增益和在接下來(lái)的幾級(jí)有大約統(tǒng)一的增益，依照常規(guī)反饋理論，輸出電壓必須緊緊跟隨輸出電壓。傳統(tǒng)的反饋理論還表明，輸出阻抗大約為 1/200 (因?yàn)榄h(huán)路增益是200)或25歐姆。反饋也將晶體管Ql的輸入阻抗乘以約200。所有第一極增益的集中，第三極局部反饋的利用，使電路穩(wěn)定閉環(huán)條件下。盡管晶體管Ql和Q2已被列為NPN晶體管而Q3被列為一個(gè)PNP晶體管，如果需要的話這里可以對(duì)換。
權(quán)利要求
1.一種低電壓驅(qū)動(dòng)緩沖電路芯片，其特征是第一、第二和第三晶體管各有一個(gè)基極， 發(fā)射極和集電極，晶體管屬于NPN或PNP兩種類(lèi)型，第一、第二晶體管是一種類(lèi)型而第三晶體管是另外一種類(lèi)型，電源連接第一和第二端，第一晶體管的基極連接輸入端，第一晶體管的發(fā)射極通過(guò)一個(gè)第一電阻連接第一端，電流源信號(hào)連接在第一晶體管的集電極與加載到第一晶體管的第二端之間，第一晶體管的集電極連接第二晶體管的基極，第二晶體管的發(fā)射極通過(guò)第二電阻連接第一端，第二晶體管的集電極與第二端耦合，第二晶體管的發(fā)射極連接第三晶體管的基極，第三晶體管的集電極同時(shí)連接輸出端和第一晶體管的發(fā)射極，第三晶體管的發(fā)射極通過(guò)第三電阻連接所述第二端，以便于一個(gè)輸入信號(hào)作用于輸入端在輸出端處產(chǎn)生一個(gè)相應(yīng)的信號(hào)。
2.根據(jù)權(quán)利要求I所述的低電壓驅(qū)動(dòng)緩沖電路芯片，其特征是第二晶體管的集電極直接連接所述第三晶體管的發(fā)射極，第二晶體管的集電極和第三晶體管的發(fā)射極通過(guò)第三電阻同時(shí)連接第二端。
3.根據(jù)權(quán)利要求I所述的低電壓驅(qū)動(dòng)緩沖電路芯片，其特征是第二和第三電阻實(shí)質(zhì)阻值相等。
4.根據(jù)權(quán)利要求I所述的低電壓驅(qū)動(dòng)緩沖電路芯片，其特征是第一和第二晶體管是 NPN管而第三晶體管是一個(gè)PNP管,或者第一和第二晶體管是PNP管而第三晶體管是一個(gè) NPN 管。
5.根據(jù)權(quán)利要求I所述的低電壓驅(qū)動(dòng)緩沖電路芯片，其特征是一個(gè)電源由一單獨(dú)的電池和一連接到電池上的電壓調(diào)節(jié)器組成，電池?fù)碛幸环N電壓，它可以下降到接近電池的最終壽命值一伏特，電源的第一和第二終端提供一個(gè)可調(diào)節(jié)電壓，第一、第二和第三晶體管每個(gè)都有一個(gè)基極，發(fā)射極，和集電極，晶體管從NPN或PNP管中選擇，第一和第二晶體管是其中一種而第三晶體管是另一種，輸入端連接第一晶體管的基極，第一晶體管的發(fā)射極通過(guò)一個(gè)第一電阻連接第一端，電源連在第一晶體管的集電極和用于加載到第一晶體管的第二端之間，第一晶體管的集電極連接第二晶體管的基極，第二晶體管的發(fā)射極通過(guò)第二電阻連接第一端，第二晶體管的集電極與第二端耦合，第二晶體管的發(fā)射極連接第三晶體管的基極，第三晶體管的集電極同時(shí)連接輸出端和第一晶體管的發(fā)射極，第三晶體管的發(fā)射極通過(guò)第三電阻連接第二端，以便一個(gè)輸入信號(hào)作用于輸入端，將在輸出端產(chǎn)生一個(gè)相應(yīng)信號(hào)。
6.根據(jù)權(quán)利要求5所述的低電壓驅(qū)動(dòng)緩沖電路芯片，其特征是第二晶體管的集電極直接連接第三晶體管的發(fā)射極，第二晶體管的集電極和第三晶體管的發(fā)射極同時(shí)通過(guò)第三電阻連接第二端。
全文摘要
一種低電壓驅(qū)動(dòng)緩沖電路芯片，該電路的輸入信號(hào)從第一級(jí)NPN三極管的基極輸入。第一級(jí)三極管的集電極連接到第二級(jí)由NPN三極管構(gòu)成的射級(jí)跟隨器的基極。第二級(jí)三極管的發(fā)射極與第三級(jí)PNP三極管的基極相連。第一級(jí)三極管的集電極加載一個(gè)恒流源，其發(fā)射極通過(guò)一個(gè)電阻接地。第二級(jí)三極管的集電極與第三級(jí)三極管的發(fā)射極相連后通過(guò)一個(gè)電阻連接到電源端。第二級(jí)三極管的發(fā)射極通過(guò)一個(gè)電阻接地。第三級(jí)三極管的集電極分別與輸出端和第一級(jí)三極管的發(fā)射極相連。該電路能在低電壓下工作且三極管均不會(huì)處于飽和狀態(tài)。
文檔編號(hào)G05F1/56GK102609024SQ20121006963
公開(kāi)日2012年7月25日 申請(qǐng)日期2012年3月16日 優(yōu)先權(quán)日2012年3月16日
發(fā)明者李志鵬 申請(qǐng)人:蘇州貝克微電子有限公司