專利名稱：低壓差線性穩(wěn)壓器的制作方法
技術(shù)領(lǐng)域：
低壓差線性穩(wěn)壓器技術(shù)領(lǐng)域[0001]本實用新型涉及一種低壓差線性穩(wěn)壓器(low drop-out voltage regulator, LDO)。
背景技術(shù)：
[0002]LDO能夠在很寬的負載電流和輸入電壓范圍內(nèi)保持規(guī)定的輸出電壓，而且輸入和輸出電壓之差可以很小。當(dāng)LDO的負載突變時，LDO的輸出會出現(xiàn)過壓現(xiàn)象，尤其是當(dāng)LDO 給數(shù)字電路供電時，這種現(xiàn)象更為明顯。當(dāng)數(shù)字電路進入關(guān)斷狀態(tài)的時候，LDO的負載由重載突然跳變到輕載時，由于LDO的反應(yīng)速度不夠快導(dǎo)致輸出出現(xiàn)過壓現(xiàn)象，如果超出數(shù)字電路的電壓承受范圍，就會影響數(shù)字電路的壽命甚至損壞數(shù)字電路的器件。[0003]圖1為現(xiàn)有技術(shù)中的一種LDO輸出過壓保護電路及LDO的電路原理圖。該方案通過一比較器輸出控制NMOS管m的導(dǎo)通來防止LDO輸出過壓。負載ILOAD由正常工作狀態(tài)突然跳變?yōu)殛P(guān)斷狀態(tài)時，由于誤差放大器的速度限制導(dǎo)致PMOS管Pl的柵極電壓不能很快的做出調(diào)整，使得LDO輸出電壓VOUT被充到比較高的電壓，當(dāng)LDO輸出電壓VOUT變高時， 反饋電壓VFB變高，比較器的輸出電壓也變高，使得NMOS管附導(dǎo)通，LDO輸出電壓VOUT下降，從而防止LDO輸出電壓VOUT出現(xiàn)過壓現(xiàn)象。[0004]發(fā)明人發(fā)現(xiàn)上述現(xiàn)有技術(shù)雖然解決了 LDO輸出過壓的問題，但是，該技術(shù)采用比較器防止LDO輸出過壓方案又帶來了如下新的技術(shù)問題[0005]首先比較器的速度要求足夠快，比較器的速度做的很快需要較大的功耗，在消費類電子中是不能接受的。[0006]另外誤差放大器和比較器的輸入偏差電壓的大小以及極性可能不一致。[0007]為了防止比較器對LDO的影響，現(xiàn)有技術(shù)采用加入一輸入偏差電壓VOS的方法，而且需要偏差電壓VOS取得足夠大。但是若偏差電壓VOS取值較大的時候，只有當(dāng)LDO輸出電壓VOUT過壓更高的時候才能使比較器翻轉(zhuǎn)，這樣防止LDO輸出電壓VOUT過壓的效果就會大打折扣。實用新型內(nèi)容[0008]為解決上述問題，本實用新型提供一種電路結(jié)構(gòu)簡單，成本低廉，低壓差線性穩(wěn)壓器的負載突變時防止其輸出過壓保護效果明顯的低壓差線性穩(wěn)壓器。[0009]本實用新型的技術(shù)方案是一種低壓差線性穩(wěn)壓器，包括PMOS管P2，還包括脈沖產(chǎn)生電路和關(guān)斷電路；[0010]所述脈沖產(chǎn)生電路的輸入端與負載關(guān)斷信號端口 SLEEP連接，用于根據(jù)所述負載關(guān)斷信號端口 SLEEP的信號，產(chǎn)生窄脈沖信號；[0011]所述關(guān)斷電路，用于在接收到所述脈沖產(chǎn)生電路產(chǎn)生的窄脈沖信號時將所述PMOS 管P2關(guān)斷。[0012]優(yōu)選地，所述低壓差線性穩(wěn)壓器包括誤差放大器、分壓電阻Rfl、分壓電阻Rf2、電容 Cout ；[0013]所述誤差放大器的反相輸入端連接參考電壓VREF ；[0014]所述誤差放大器的輸出端連接所述PMOS管P2的柵極；[0015]所述PMOS管P2的源極連接電源VDD ；[0016]所述PMOS管P2的漏極通過串聯(lián)所述分壓電阻Rfl和所述分壓電阻Rf2接地；[0017]所述分壓電阻Rfl和所述分壓電阻Rf2的公共端連接所述誤差放大器的正相輸入端；[0018]所述PMOS管P2的漏極通過并聯(lián)所述電容Cout和負載ILOAD接地；[0019]所述PMOS管P2的漏極為所述低壓差線性穩(wěn)壓器的輸出端。[0020]優(yōu)選地，所述脈沖產(chǎn)生電路包括PMOS管P4、NMOS管Ni、電容C、電阻R、與非門 NANDl ；[0021 ] 所述PMOS管P4的柵極連接所述負載關(guān)斷信號端口 SLEEP ；[0022]所述PMOS管P4的源極連接電源VDD，所述PMOS管P4的漏極通過串聯(lián)所述電阻R 連接所述NMOS管m的漏極；[0023]所述NMOS管m的柵極連接所述負載關(guān)斷信號端口 SLEEP ；[0024]所述NMOS管附的源極接地；[0025]所述電容C的上端連接電源VDD，下端連接所述PMOS管P4的漏極和所述與非門 NANDl的第一輸入端；[0026]所述與非門NANDl的第二輸入端連接所述負載關(guān)斷信號端口 SLEEP ；[0027]所述與非門NANDl的輸出端為所述脈沖產(chǎn)生電路的輸出端。[0028]優(yōu)選地，所述關(guān)斷電路包括PMOS管P3 ；所述PMOS管P3的柵極與所述脈沖產(chǎn)生電路的輸出端連接；所述PMOS管P3的源極和所述電源VDD連接；所述PMOS管P3的漏極和所述PMOS管P2的柵極連接。[0029]本實用新型能夠達到的有益效果如下[0030]本實用新型通過在傳統(tǒng)的低壓差線性穩(wěn)壓器電路中增加脈沖產(chǎn)生電路和關(guān)斷電路組成低壓差線性穩(wěn)壓器輸出過壓保護電路，當(dāng)?shù)蛪翰罹€性穩(wěn)壓器的負載由正常工作狀態(tài)進入關(guān)斷狀態(tài)的時候，脈沖產(chǎn)生電路通過產(chǎn)生一窄脈沖，去控制關(guān)斷電路把PMOS管P2的柵極電壓很快拉到電源VDD電壓值，使得PMOS管P2處于關(guān)斷狀態(tài)，從而達到低壓差線性穩(wěn)壓器輸出過壓保護的目的。[0031]本實用新型采用場效應(yīng)管、電容、電阻、與非門基本元件組成脈沖產(chǎn)生電路產(chǎn)生窄脈沖，電路結(jié)構(gòu)簡單，成本低廉，產(chǎn)生窄脈沖效果明顯。[0032]本實用新型采用場效應(yīng)管組成關(guān)斷電路，利用脈沖產(chǎn)生電路產(chǎn)生的窄脈沖控制場效應(yīng)管的關(guān)斷，有效降低負載突變時引起的低壓差線性穩(wěn)壓器輸出過壓的問題。


[0033]圖1是現(xiàn)有技術(shù)LDO輸出過壓保護電路及LDO的電路原理圖；[0034]圖2是本實用新型LDO的電路框圖；[0035]圖3是本實用新型LDO的電路原理圖。
具體實施方式
[0036]為進一步闡述本實用新型，下面結(jié)合實施例作更詳盡的說明。[0037]圖2是本實用新型LDO的電路框圖。本實用新型LD0，包括誤差放大器、PMOS管 P2、分壓電阻Rfl、分壓電阻Rf2，電容Cout，還包括脈沖產(chǎn)生電路和關(guān)斷電路構(gòu)成的LDO輸出過壓保護電路，誤差放大器的反相輸入端連接參考電壓VREF，誤差放大器的輸出端連接 PMOS管P2的柵極，脈沖產(chǎn)生電路的輸入端連接負載關(guān)斷信號端口 SLEEP，脈沖產(chǎn)生電路的輸出端通過關(guān)斷電路連接所述PMOS管P2的柵極，PMOS管P2的源極連接電源VDD，PM0S管 P2的漏極通過串聯(lián)分壓電阻Rfl和分壓電阻Rf2接地，分壓電阻Rfl和分壓電阻Rf2的公共端連接誤差放大器的正相輸入端，PMOS管P2的漏極通過并聯(lián)電容Cout和負載ILOAD接地，PMOS管P2的漏極為LDO的輸出端。[0038]當(dāng)LDO的負載由正常工作狀態(tài)進入關(guān)斷狀態(tài)的時候，負載關(guān)斷信號端口 SLEEP電壓信號會由低變高，此時通過脈沖產(chǎn)生電路在負載關(guān)斷信號端口 SLEEP電壓信號由低變高的時刻產(chǎn)生一窄脈沖，通過此窄脈沖去控制關(guān)斷電路把PMOS管P2的柵極電壓很快拉到電源VDD電壓值，這樣在窄脈沖的時間內(nèi)PMOS管P2處于關(guān)斷狀態(tài)。為了降低LDO的靜態(tài)功耗，分壓電阻Rfl和分壓電阻Rf2 —般都設(shè)計的比較大，所以即使PMOS管P2關(guān)斷，由于電容Cout的存在，使得LDO輸出電壓VOUT就會保持LDO正常負載的時候的值，當(dāng)窄脈沖消失時，PMOS管P2的柵極電壓會慢慢降低到使LDO正常工作的狀態(tài)的電壓，從而有效避免了 LDO的輸出過壓現(xiàn)象。[0039]脈沖產(chǎn)生電路的具體實現(xiàn)方式，可以是任何能夠根據(jù)所述負載關(guān)斷信號端口 SLEEP的信號產(chǎn)生窄脈沖信號的電路；而關(guān)斷電路的具體實現(xiàn)方式，可以是任何能夠在接收到所述脈沖產(chǎn)生電路產(chǎn)生的窄脈沖信號時將PMOS管P2關(guān)斷的電路。[0040]圖3是本實用新型LDO的電路原理圖，其中示出了脈沖產(chǎn)生電路和關(guān)斷電路的一種具體實現(xiàn)方式[0041]脈沖產(chǎn)生電路包括PMOS管P4、匪OS管Ni、電容C、電阻R、與非門NANDl ；PMOS管 P4的柵極連接所述負載關(guān)斷信號端口 SLEEP ；PMOS管P4的源極連接電源VDD，PMOS管P4 的漏極通過串聯(lián)電阻R連接NMOS管m的漏極；NMOS管m的柵極連接所述負載關(guān)斷信號端口 SLEEP ；NMOS管M的源極接地；電容C的上端連接電源VDD，下端連接所述PMOS管P4 的漏極和所述與非門NANDl的第一輸入端；與非門NANDl的第二輸入端連接負載關(guān)斷信號端口 SLEEP ；與非門NANDl的輸出端連接PMOS管P3的柵極。[0042]負載關(guān)斷信號端口 SLEEP向脈沖產(chǎn)生電路輸入信號時，脈沖產(chǎn)生電路輸出一個窄脈沖信號。[0043]關(guān)斷電路包括PMOS管P3，PMOS管P3的源極和電源VDD連接，PMOS管P3的漏極和PMOS管P2的柵極連接。[0044]PMOS管P2的源極與電源VDD連接，PMOS管P2的漏極為LDO的輸出端。[0045]以上對本實用新型實施實例提供的技術(shù)方案進行了詳細的介紹，本文中應(yīng)用了具體實施例對本實用新型所實施的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本實用新型實施的原理；同時，對于本領(lǐng)域的一般技術(shù)人員，本實用新型實施例， 在具體實施方式
以及應(yīng)用范圍上均有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)該理解為對本實用新型的限制。
權(quán)利要求1.一種低壓差線性穩(wěn)壓器，包括PMOS管P2，其特征在于，所述低壓差線性穩(wěn)壓器還包括脈沖產(chǎn)生電路和關(guān)斷電路；所述脈沖產(chǎn)生電路的輸入端與負載關(guān)斷信號端口 SLEEP連接，用于根據(jù)所述負載關(guān)斷信號端口 SLEEP的信號，產(chǎn)生窄脈沖信號；所述關(guān)斷電路，用于在接收到所述脈沖產(chǎn)生電路產(chǎn)生的窄脈沖信號時將所述PMOS管 P2關(guān)斷。
2.根據(jù)權(quán)利要求1所述的低壓差線性穩(wěn)壓器，其特征在于，所述低壓差線性穩(wěn)壓器包括誤差放大器、分壓電阻Rfl、分壓電阻Rf2、電容Cout ；所述誤差放大器的反相輸入端連接參考電壓VREF ； 所述誤差放大器的輸出端連接所述PMOS管P2的柵極； 所述PMOS管P2的源極連接電源VDD ；所述PMOS管P2的漏極通過串聯(lián)所述分壓電阻Rfl和所述分壓電阻Rf2接地； 所述分壓電阻Rfl和所述分壓電阻Rf2的公共端連接所述誤差放大器的正相輸入端； 所述PMOS管P2的漏極通過并聯(lián)所述電容Cout和負載ILOAD接地； 所述PMOS管P2的漏極為所述低壓差線性穩(wěn)壓器輸出端。
3.根據(jù)權(quán)利要求2所述的低壓差線性穩(wěn)壓器，其特征在于，所述脈沖產(chǎn)生電路包括 PMOS管P4、NMOS管Ni、電容C、電阻R、與非門NANDl ；所述PMOS管P4的柵極連接所述負載關(guān)斷信號端口 SLEEP ；所述PMOS管P4的源極連接電源VDD，所述PMOS管P4的漏極通過串聯(lián)所述電阻R連接所述NMOS管m的漏極；所述NMOS管m的柵極連接所述負載關(guān)斷信號端口 SLEEP ； 所述NMOS管附的源極接地；所述電容C的上端連接電源VDD，下端連接所述PMOS管P4的漏極和所述與非門NANDl 的第一輸入端；所述與非門NANDl的第二輸入端連接所述負載關(guān)斷信號端口 SLEEP ； 所述與非門NANDl的輸出端為所述脈沖產(chǎn)生電路的輸出端。
4.根據(jù)權(quán)利要求3所述的低壓差線性穩(wěn)壓器，其特征在于，所述關(guān)斷電路包括PMOS管 P3 ；所述PMOS管P3的柵極與所述脈沖產(chǎn)生電路的輸出端連接；所述PMOS管P3的源極和所述電源VDD連接；所述PMOS管P3的漏極和所述PMOS管P2的柵極連接。
專利摘要本實用新型涉及一種低壓差線性穩(wěn)壓器，包括PMOS管P2，還包括脈沖產(chǎn)生電路和關(guān)斷電路；所述脈沖產(chǎn)生電路的輸入端與負載關(guān)斷信號端口SLEEP連接，用于根據(jù)所述負載關(guān)斷信號端口SLEEP的信號，產(chǎn)生窄脈沖信號；所述關(guān)斷電路，用于在接收到所述脈沖產(chǎn)生電路產(chǎn)生的窄脈沖信號時將所述PMOS管P2關(guān)斷。當(dāng)窄脈沖消失時，PMOS管P2的柵極電壓會慢慢降低到低壓差線性穩(wěn)壓器的正常工作狀態(tài)，從而有效避免了低壓差線性穩(wěn)壓器的輸出過壓現(xiàn)象。本實用新型通過采用脈沖產(chǎn)生電路和關(guān)斷電路的結(jié)構(gòu)，電路結(jié)構(gòu)簡單，成本低廉，可以大大降低負載突變時引起的低壓差線性穩(wěn)壓器輸出過壓問題。
文檔編號G05F1/56GK202257345SQ20112036564
公開日2012年5月30日 申請日期2011年9月28日 優(yōu)先權(quán)日2011年9月28日
發(fā)明者孫豐軍, 王東旺, 王帥旗 申請人:北京經(jīng)緯恒潤科技有限公司