專利名稱：基準(zhǔn)電壓電路的啟動(dòng)加速電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路設(shè)計(jì)，特別涉及一種基準(zhǔn)電壓電路的啟動(dòng)加速電路。
背景技術(shù)：
隨著集成電路產(chǎn)業(yè)的不斷發(fā)展，以及市場的不斷完善，客戶對電子產(chǎn)品的性能要 求越來越高，并且要求產(chǎn)品上電啟動(dòng)速度越來越快；這樣，為了能節(jié)約整個(gè)產(chǎn)品的啟動(dòng)時(shí) 間，要求產(chǎn)品各個(gè)IP(知識(shí)產(chǎn)權(quán)核)都能控制提高啟動(dòng)時(shí)間，從而提高性能。常見的基準(zhǔn)電壓電路，其輸出電路如圖1所示，包括輸出PMOS管M2、輸出電阻R2， 所述輸出PMOS管M2柵極接基準(zhǔn)電壓電路產(chǎn)生的偏置電壓Vbias，源極接電源Vdd，漏極接 輸出電阻R2，輸出電阻R2另一端接地。當(dāng)基準(zhǔn)電壓電路接通電源Vdd加電后，所述輸出 PMOS管M2的柵極偏置電壓Vbias達(dá)到門限值后導(dǎo)通，通過其漏極輸出基準(zhǔn)電流IREF，所述 基準(zhǔn)電流IREF經(jīng)輸出電阻R2產(chǎn)生基準(zhǔn)電壓Vref。如圖1所示，基準(zhǔn)電壓電路輸出基準(zhǔn)電壓Vref給負(fù)載Cload，負(fù)載Cload同輸出電 阻R2并接，當(dāng)負(fù)載Cload過大時(shí)，會(huì)導(dǎo)致基準(zhǔn)電壓電路輸出基準(zhǔn)電壓Vref達(dá)到設(shè)定值需要 較長時(shí)間，基準(zhǔn)電壓電路啟動(dòng)速度較慢。為了提高基準(zhǔn)電壓電路啟動(dòng)速度，通常采用設(shè)計(jì)增加基準(zhǔn)電壓電路功耗或者啟動(dòng) 電流的方法，或者改變傳統(tǒng)主電路結(jié)構(gòu)，但這樣會(huì)在基準(zhǔn)電壓電路其他方面資源的耗費(fèi)相 應(yīng)加大，不能達(dá)到最佳效果。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種基準(zhǔn)電壓電路的啟動(dòng)加速電路，能減少電壓 基準(zhǔn)電路的啟動(dòng)時(shí)間，提高電壓基準(zhǔn)電路的啟動(dòng)速度。為解決上述技術(shù)問題，本發(fā)明的基準(zhǔn)電壓電路的啟動(dòng)加速電路，所述基準(zhǔn)電壓電 路的輸出電路，包括P型晶體管輸出PMOS管、輸出電阻，所述輸出PMOS管柵極接基準(zhǔn)電壓 電路產(chǎn)生的偏置電壓，源極接電源，漏極接輸出電阻，輸出電阻另一端接地，當(dāng)基準(zhǔn)電壓電 路接通電源加電后，所述輸出PMOS管在其柵極所接的偏置電壓達(dá)到門限值后導(dǎo)通，通過其 漏極輸出基準(zhǔn)電流，所述基準(zhǔn)電流經(jīng)輸出電阻產(chǎn)生基準(zhǔn)電壓輸出；其特征在于，所述啟動(dòng) 加速電路連接在所述基準(zhǔn)電壓電路的輸出電路上，所述啟動(dòng)加速電路包括P型晶體管第一 PMOS管、P型晶體管第三PMOS管、啟動(dòng)電流電路、偏置電流電路，所述第一 PMOS管柵極同 所述基準(zhǔn)電壓電路的輸出電路中的輸出PMOS管的柵極同接于基準(zhǔn)電壓電路產(chǎn)生的偏置電 壓，源極接電源，漏極接第三PMOS管的柵極及偏置電流電路一端，偏置電流電路的另一端 接地，啟動(dòng)電流電路的一端接電源，另一端接第三PMOS管的源極，第三PMOS管的漏極接所 述基準(zhǔn)電壓電路的基準(zhǔn)電壓輸出端；所述第一 PMOS管源漏導(dǎo)通后產(chǎn)生的漏極電流大于偏 置電流電路的電流。本發(fā)明的基準(zhǔn)電壓電路的啟動(dòng)加速電路，連接在常規(guī)基準(zhǔn)電壓電路的輸出電路 上，通過此啟動(dòng)加速電路在基準(zhǔn)電壓電路啟動(dòng)之前就對輸出負(fù)載進(jìn)行充電，在基準(zhǔn)電壓電路正常啟動(dòng)之后，該啟動(dòng)加速電路關(guān)閉，此時(shí)的輸出電壓由常規(guī)基準(zhǔn)電壓電路供壓；由于負(fù) 載的提前充電，已經(jīng)無需常規(guī)基準(zhǔn)電壓電路輸出再次對負(fù)載充電從而降低啟動(dòng)時(shí)間。本發(fā) 明的基準(zhǔn)電壓電路的啟動(dòng)加速電路，能大大減少基準(zhǔn)電壓電路由于負(fù)載影響的而需要的啟 動(dòng)時(shí)間，為整個(gè)電路系統(tǒng)的迅速啟動(dòng)節(jié)約了時(shí)間。


下面結(jié)合附圖和具體實(shí)施方式
對本發(fā)明作進(jìn)一步的詳細(xì)說明。圖1是本發(fā)明的基準(zhǔn)電壓電路的啟動(dòng)加速電路一實(shí)施方式示意圖；圖2是偏置電流電路Ibias采用電阻實(shí)現(xiàn)的電路圖；圖3是偏置電流電路rtias采用有源電阻實(shí)現(xiàn)的電路圖；圖4是偏置電流電路Ibias采用外部偏置電路實(shí)現(xiàn)的電路圖；圖5是啟動(dòng)電流電路rtoost采用電阻實(shí)現(xiàn)的電路圖；圖6是啟動(dòng)電流電路rtoost采用有源電阻實(shí)現(xiàn)的電路圖；圖7是啟動(dòng)電流電路rtoost采用外部偏置電路實(shí)現(xiàn)的電路圖。
具體實(shí)施例方式本發(fā)明的基準(zhǔn)電壓電路的啟動(dòng)加速電路一實(shí)施方式如圖1所示，基于CMOS工藝基 準(zhǔn)電壓電路設(shè)計(jì)，在常規(guī)基準(zhǔn)電壓電路的輸出電路上，增加了一塊啟動(dòng)加速電路；所述常規(guī) 的基準(zhǔn)電壓電路的輸出電路，包括P型晶體管輸出PMOS管M2、輸出電阻R2，所述輸出PMOS 管M2柵極接基準(zhǔn)電壓電路產(chǎn)生的偏置電壓Vbias，源極接電源Vdd，漏極接輸出電阻R2，輸 出電阻R2另一端接地，當(dāng)基準(zhǔn)電壓電路接通電源Vdd加電后，所述輸出PMOS管M2在其柵 極所接的偏置電壓Vbias達(dá)到門限值后導(dǎo)通，通過其漏極輸出基準(zhǔn)電流IREF，所述基準(zhǔn)電 流IREF經(jīng)輸出電阻R2產(chǎn)生基準(zhǔn)電壓Vref輸出。所述啟動(dòng)加速電路連接在所述基準(zhǔn)電壓電路的輸出電路上，所述基準(zhǔn)電壓電路的 啟動(dòng)加速電路，包括P型晶體管第一 PMOS管Ml、P型晶體管第三PMOS管M3、啟動(dòng)電流電 路rtoost、偏置電流電路rtias，所述第一 PMOS管Ml柵極同所述常規(guī)基準(zhǔn)電壓電路的輸出 電路中的輸出PMOS管M2的柵極同接于基準(zhǔn)電壓電路產(chǎn)生的偏置電壓Vbias，源極接電源 Vdd，漏極接第三PMOS管M3的柵極及偏置電流電路Ibias —端，偏置電流電路Ibias的另 一端接地，啟動(dòng)電流電路rtoost的一端接電源Vdd，另一端接第三PMOS管M3的源極，第三 PMOS管M3的漏極接基準(zhǔn)電壓Vref輸出端。所述第一 PMOS管源漏導(dǎo)通后產(chǎn)生的漏極電流大于偏置電流電路的電流。本發(fā)明的基準(zhǔn)電壓電路的啟動(dòng)加速電路，第一 PMOS管Ml漏極產(chǎn)生一個(gè)電流與偏 置電流電路Ibias的電流作比較，決定第三PMOS管M3柵極的電平從而使第三PMOS管M3作 為開關(guān)；當(dāng)電路剛接通電源Vdd啟動(dòng)之時(shí)，偏置電壓Vbias為高電平，還未低于門限值，使得 第一 PMOS管Ml、輸出PMOS管M2源漏極未導(dǎo)通，偏置電流電路Ibias的流向地的電流的下 拉作用使得第三PMOS管M3柵極電平低于第三PMOS管M3的開啟電平，第三PMOS管M3開 啟，從而使啟動(dòng)電流電路rtoost產(chǎn)生的推動(dòng)電流經(jīng)第三PMOS管M3的漏極輸出到基準(zhǔn)電壓 Vref輸出端，快速將輸出負(fù)載電容Cload充電；當(dāng)電路剛接通電源Vdd啟動(dòng)之后，偏置電壓 Vbias逐步下降至低于門限值的正常工作的電平，使得第一 PMOS管Ml、輸出PMOS管M2源漏極導(dǎo)通，輸出PMOS管M2漏極輸出基準(zhǔn)電流IREF，同時(shí)使得第一 PMOS管Ml產(chǎn)生漏極一 個(gè)大于偏置電流電路rtias電流的電流，上拉作用使得第三PMOS管M3電平上升高于第三 PMOS管M3的開啟電平，使第三PMOS管M3關(guān)斷，從而關(guān)斷啟動(dòng)電流電路Boost對基準(zhǔn)電壓 Vref輸出端的影響；此時(shí)，由于輸出負(fù)載電容Cload已經(jīng)過啟動(dòng)電流電路rtoost的產(chǎn)生的 推動(dòng)電流充電，輸出負(fù)載電容Cload已經(jīng)擁有保持的電荷，從而基準(zhǔn)電壓電路輸出能保持 之前的電荷很快穩(wěn)定在需要的電平，實(shí)現(xiàn)快速啟動(dòng)?；鶞?zhǔn)電壓電路的啟動(dòng)加速電路中的偏置電流電路rtias以及啟動(dòng)電流電路 Iboost的實(shí)現(xiàn)方法有多種，可以采用電阻、有源電阻以及外部偏置電路產(chǎn)生的方法。如圖2 所示，偏置電流電路Ibias采用電阻實(shí)現(xiàn)，偏置電流電路Ibias由一偏置電阻R3構(gòu)成，所述 偏置電阻R3 —端接第一 PMOS管Ml漏極及第三PMOS管M3柵極，另一端接地；如圖3所示， 偏置電流電路Ibias采用有源電阻實(shí)現(xiàn)，偏置電流電路rtias由一 N型晶體管第四NMOS管 M4構(gòu)成，第四NMOS管M4源極接地，柵漏同接第一 PMOS管Ml漏極及第三PMOS管M3柵極； 如圖4所示，偏置電流電路Ibias采用外部偏置電路實(shí)現(xiàn)，偏置電流電路rtias由一 N型晶 體管第五NMOS管M5構(gòu)成，第五NMOS管M5源極接地，漏極接第一 PMOS管Ml漏極及第三 PMOS管M3柵極，柵極接外部偏置電壓Vrl ；如圖5所示，啟動(dòng)電流電路rtoost采用電阻實(shí) 現(xiàn)，啟動(dòng)電流電路rtoost由一啟動(dòng)電阻R4構(gòu)成，啟動(dòng)電阻R4 —端接第三PMOS管M3的源 極，另一端接電源Vdd;如圖6所示，啟動(dòng)電流電路rtoost采用有源電阻實(shí)現(xiàn)，啟動(dòng)電流電 路rtoost由一 P型晶體管第六PMOS管M6構(gòu)成，第六PMOS管M6柵漏同接于第三PMOS管 M3的源極，源極接電源Vdd;如圖7所示，啟動(dòng)電流電路rtoost采用外部偏置電路實(shí)現(xiàn)，啟 動(dòng)電流電路rtoost由一 P型晶體管第七PMOS管M7構(gòu)成，P型晶體管第七PMOS管M7漏極 接第三PMOS管M3的源極，源極接電源Vdd，柵極接外部偏置電壓Vr2。本發(fā)明的基準(zhǔn)電壓電路的啟動(dòng)加速電路，連接在常規(guī)基準(zhǔn)電壓電路的輸出電路 上，通過此啟動(dòng)加速電路在基準(zhǔn)電壓電路啟動(dòng)之前就對輸出負(fù)載進(jìn)行充電，在基準(zhǔn)電壓電 路正常啟動(dòng)之后，該啟動(dòng)加速電路關(guān)閉，此時(shí)的輸出電壓由常規(guī)基準(zhǔn)電壓電路供壓；由于負(fù) 載的提前充電，已經(jīng)無需常規(guī)基準(zhǔn)電壓電路輸出再次對負(fù)載充電從而降低啟動(dòng)時(shí)間。本發(fā) 明的基準(zhǔn)電壓電路的啟動(dòng)加速電路，能大大減少基準(zhǔn)電壓電路由于負(fù)載影響的而需要的啟 動(dòng)時(shí)間，為整個(gè)電路系統(tǒng)的迅速啟動(dòng)節(jié)約了時(shí)間。由于本發(fā)明的基準(zhǔn)電壓電路的啟動(dòng)加速 電路，結(jié)構(gòu)簡單，方便實(shí)現(xiàn)，并且在基準(zhǔn)電壓電路主電路正常工作的時(shí)候不影響輸出特性， 從而有效地節(jié)約資源，提高產(chǎn)品的整體性能，為產(chǎn)品的市場競爭力增加了砝碼。
權(quán)利要求
1.一種基準(zhǔn)電壓電路的啟動(dòng)加速電路，所述基準(zhǔn)電壓電路的輸出電路，包括P型晶體 管輸出PMOS管、輸出電阻，所述輸出PMOS管柵極接基準(zhǔn)電壓電路產(chǎn)生的偏置電壓，源極接 電源，漏極接輸出電阻，輸出電阻另一端接地，當(dāng)基準(zhǔn)電壓電路接通電源加電后，所述輸出 PMOS管在其柵極所接的偏置電壓達(dá)到門限值后導(dǎo)通，通過其漏極輸出基準(zhǔn)電流，所述基準(zhǔn) 電流經(jīng)輸出電阻產(chǎn)生基準(zhǔn)電壓輸出；其特征在于，所述啟動(dòng)加速電路連接在所述基準(zhǔn)電壓 電路的輸出電路上，所述啟動(dòng)加速電路包括P型晶體管第一 PMOS管、P型晶體管第三PMOS 管、啟動(dòng)電流電路、偏置電流電路，所述第一 PMOS管柵極同所述基準(zhǔn)電壓電路的輸出電路 中的輸出PMOS管的柵極同接于基準(zhǔn)電壓電路產(chǎn)生的偏置電壓，源極接電源，漏極接第三 PMOS管的柵極及偏置電流電路一端，偏置電流電路的另一端接地，啟動(dòng)電流電路的一端接 電源，另一端接第三PMOS管的源極，第三PMOS管的漏極接所述基準(zhǔn)電壓電路的基準(zhǔn)電壓輸 出端。
2.根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓電路的啟動(dòng)加速電路，其特征在于，所述偏置電流 電路由一偏置電阻構(gòu)成，所述偏置電阻一端接第一 PMOS管漏極及第三PMOS管柵極，另一端 接地。
3.根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓電路的啟動(dòng)加速電路，其特征在于，所述偏置電流 電路由一 N型晶體管第四NMOS管構(gòu)成，第四NMOS管源極接地，柵漏同接第一 PMOS管漏極 及第三PMOS管的柵極。
4.根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓電路的啟動(dòng)加速電路，其特征在于，所述偏置電流 電路由一 N型晶體管第五NMOS管構(gòu)成，第五NMOS管源極接地，漏極接第一 PMOS管Ml漏極 及第三PMOS管M3柵極，柵極接外部偏置電壓。
5.根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓電路的啟動(dòng)加速電路，其特征在于，所述啟動(dòng)電流 電路由一啟動(dòng)電阻構(gòu)成，啟動(dòng)電阻一端接第三PMOS管的源極，另一端接電源。
6.根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓電路的啟動(dòng)加速電路，其特征在于，所述啟動(dòng)電流 電路由一 P型晶體管第六PMOS管構(gòu)成，第六PMOS管柵漏同接于第三PMOS管的源極，源極 接電源。
7.根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓電路的啟動(dòng)加速電路，其特征在于，所述啟動(dòng)電流 電路由一 P型晶體管第七PMOS管構(gòu)成，第七PMOS管漏極接第三PMOS管的源極，源極接電 源，柵極接外部偏置電壓。
全文摘要
本發(fā)明公開了一種基準(zhǔn)電壓電路的啟動(dòng)加速電路，所述啟動(dòng)加速電路連接在基準(zhǔn)電壓電路的輸出電路上，包括第一PMOS管、第三PMOS管、啟動(dòng)電流電路、偏置電流電路，第一PMOS管柵極同所述基準(zhǔn)電壓電路的輸出電路中的輸出PMOS管的柵極同接于基準(zhǔn)電壓電路產(chǎn)生的偏置電壓，源極接電源，漏極接第三PMOS管的柵極及偏置電流電路一端，偏置電流電路的另一端接地，啟動(dòng)電流電路的一端接電源，另一端接第三PMOS管的源極，第三PMOS管的漏極接所述基準(zhǔn)電壓電路的基準(zhǔn)電壓輸出端。本發(fā)明的基準(zhǔn)電壓電路的啟動(dòng)加速電路，能減少電壓基準(zhǔn)電路的啟動(dòng)時(shí)間，提高電壓基準(zhǔn)電路的啟動(dòng)速度。
文檔編號(hào)G05F1/56GK102135781SQ20101002734
公開日2011年7月27日 申請日期2010年1月21日 優(yōu)先權(quán)日2010年1月21日
發(fā)明者孟醒 申請人:上海華虹Nec電子有限公司