專利名稱：基于1553b的數(shù)字式伺服機(jī)構(gòu)控制器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種用于液壓系統(tǒng)的執(zhí)行控制機(jī)構(gòu)，尤其涉及一種基于1553B的數(shù)字 式伺服機(jī)構(gòu)控制器。
背景技術(shù)：
常用的液壓系統(tǒng)伺服機(jī)構(gòu)多是控制系統(tǒng)與液壓系統(tǒng)分離，且絕大部分伺服控制器都是 由模擬電路實(shí)現(xiàn)的，控制參數(shù)一旦設(shè)定就很難更改。為了適應(yīng)數(shù)字化控制系統(tǒng)的需求，必 須設(shè)計(jì)一種數(shù)字化控制的伺服控制器。
200420093571. 6公開了一種對直線位移或角位移精確控制的高性能電液伺服控制器， 它是由液壓控制系統(tǒng)和電氣控制系統(tǒng)兩部分構(gòu)成，電氣控制系統(tǒng)的核心是交流電機(jī)伺服控 制器，它根據(jù)控制對象偏差，對交流異步電機(jī)自動進(jìn)行無級變頻調(diào)速和方向旋轉(zhuǎn)，電機(jī)轉(zhuǎn) 速和位置由位置編碼器反饋到伺服控制器，并和給定的速度指令值進(jìn)行比較，雙向柱塞泵 和電機(jī)同軸聯(lián)結(jié)，根據(jù)電機(jī)轉(zhuǎn)向和轉(zhuǎn)速，對油液流量和方向進(jìn)行控制，負(fù)載的實(shí)際位移量 通過位移傳感器反饋到交流電機(jī)伺服控制器，并和給定指令信號進(jìn)行比較，產(chǎn)生一個(gè)偏差 信號作為速度指令值，進(jìn)而由硬件伺服轉(zhuǎn)向軟件伺服。但該伺服機(jī)構(gòu)仍未實(shí)現(xiàn)完全的數(shù)字 化控制。

實(shí)用新型內(nèi)容
本實(shí)用新型所要解決的技術(shù)問題是提供一種用于液壓系統(tǒng)伺服控制，可實(shí)現(xiàn)完全數(shù)字 化控制的基于1553B的數(shù)字式伺服機(jī)構(gòu)控制器。
為實(shí)現(xiàn)上述目的，本實(shí)用新型所采用的是一種內(nèi)嵌于伺服機(jī)構(gòu)內(nèi)部的基于155B、 FPGA (Field Programmable Gate Array)禾卩DSP (Digital Signal Processing)的數(shù)字式伺 服控制器，包括基于上位計(jì)算機(jī)的1553B控制卡、1553B耦合器、1553B專用電纜及帶有 1553B接口的數(shù)字式伺服控制器芯片，其特征在于所述數(shù)字式伺服控制器芯片包括1553B 的RT通訊單元、狀態(tài)參數(shù)的A/D采集單元、控制輸出的D/A單元、FPGA邏輯單元、DSP運(yùn) 算單元及相應(yīng)供配電系統(tǒng)；由A/D采集單元采集來的數(shù)據(jù)流通過并行的各自的分頻器，被 分別送到DSP運(yùn)算單元、FPGA邏輯單元實(shí)現(xiàn)的1553B總線及FPGA實(shí)現(xiàn)的內(nèi)部的伺服控制器中，DSP將得到的數(shù)據(jù)根據(jù)設(shè)定的控制策略計(jì)算出系統(tǒng)的控制參數(shù)，送到FPGA實(shí)現(xiàn)的內(nèi) 部的伺服控制器中控制參數(shù)寄存器中，完成控制修正；FPGA邏輯單元接受上位計(jì)算機(jī)BC 接口計(jì)算機(jī)的控制指令，并可將A/D采集單元的數(shù)據(jù)源分頻來的數(shù)據(jù)回送到BC中；FPGA 邏輯單元實(shí)現(xiàn)的內(nèi)部的伺服控制器直接接受A/D采集單元的數(shù)據(jù)源分頻來的數(shù)據(jù)，按照預(yù) 先設(shè)定的控制模型，使用控制參數(shù)寄存器中的控制參數(shù)，完成伺服控制。
基于FPGA與DSP技術(shù)的帶1553B接口的多通道伺服控制器是本實(shí)用新型技術(shù)方案核 心，它可以完成多通道伺服控制器、1553B的RT功能。而所有的功能由一片F(xiàn)PGA與一片 DSP來完成，F(xiàn)PGA完成所有的邏輯功能與1553B的RT功能，DSP完成所有的運(yùn)算功能。
FPGA (現(xiàn)場可編程門陣列)作為ASIC (專用集成電路)中集成度最高的一種，用戶可 對FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置，以實(shí)現(xiàn)用戶的邏輯，因而也被用于對CPU的 模擬。用戶對FPGA的編程數(shù)據(jù)放在Flash芯片中，通過上電加載到FPGA中，對其進(jìn)行初 始化，也可在線對其編程，實(shí)現(xiàn)系統(tǒng)在線重構(gòu)，這一特性可以構(gòu)建一個(gè)根據(jù)計(jì)算任務(wù)不同 而實(shí)時(shí)定制的CPU。
本實(shí)用新型所述FPGA邏輯單元包括1553B的BC、 BM、 BT三種軟核，可根據(jù)實(shí)際需要 任意切換。即采用FPGA實(shí)現(xiàn)完整的1553B的BC (總線控制器)、BM (總線監(jiān)視器)、RT (遠(yuǎn) 程終端)功能，根據(jù)設(shè)計(jì)需求，在FPGA中固化進(jìn)不同的方程，可以使控制器輕松地轉(zhuǎn)化為 BC、 BM和RT，無需進(jìn)行任何的硬件的改動。
作為進(jìn)一步改進(jìn)，本實(shí)用新型可采用FPGA與DSP的無縫數(shù)據(jù)傳送技術(shù)，利用FPGA強(qiáng) 大的邏輯功能，設(shè)計(jì)多通道并行的同步采集系統(tǒng)。所有的控制對象的狀態(tài)參數(shù)，包括要參 與計(jì)算的控制參數(shù)與控制對象的狀態(tài)參數(shù)均以相同的速率高速采集進(jìn)板上緩存中，板上緩 存采用大容量的SDRAM，然后采用多數(shù)據(jù)流技術(shù)，將采集來的數(shù)據(jù)流通過并行的各自的分 頻器，將數(shù)據(jù)分別送到DSP、 FPGA實(shí)現(xiàn)的1553B總線與以及FPGA實(shí)現(xiàn)的內(nèi)部的伺服控制器 中；DSP將得到的數(shù)據(jù)根據(jù)設(shè)定的控制策略計(jì)算出系統(tǒng)的控制參數(shù)，然后送到FPGA實(shí)現(xiàn)的 內(nèi)部的伺服控制器中控制參數(shù)寄存器中，完成控制修正；FPGA實(shí)現(xiàn)的155犯總線的RT功 能，可以接受上位機(jī)BC接口計(jì)算機(jī)的控制指令，并可將A/D采集器的數(shù)據(jù)源分頻來的數(shù)據(jù) 按照一定的格式回送到BC中；FPGA實(shí)現(xiàn)的內(nèi)部的伺服控制器直接接受A/D采集器的數(shù)據(jù) 源分頻來的數(shù)據(jù)，按照預(yù)先設(shè)定的控制模型，使用控制參數(shù)寄存器中的控制參數(shù)，完成多 個(gè)通道的伺服控制器的功能。以上的所有數(shù)據(jù)傳送均在FPGA內(nèi)部完成， 一源多流，并行處 理，效率與可靠性都很高。
此外，伺服機(jī)構(gòu)控制器是一個(gè)多輸入單輸出的閉環(huán)控制回路， 一般是使用運(yùn)算電路來 實(shí)現(xiàn)的，而在本實(shí)用新型中將控制器使用FPGA方式來實(shí)現(xiàn)，即控制參數(shù)由DSP負(fù)責(zé)產(chǎn)生，控制回路由FPGA來完成，這樣做的優(yōu)點(diǎn)是.-
1、 硬件實(shí)現(xiàn)的數(shù)字控制器可靠性高，不存在程序跑飛、狀態(tài)失控等問題，它可以使控 制器一上電就處于可靠的控制狀態(tài)，避免了數(shù)字控制器的許多邊界問題，而且本實(shí)用新型 采用的是固化型的FPGA,不存在一般的數(shù)字控制器的上電配置的問題；
2、 所有的控制用數(shù)據(jù)流均直接由A/D數(shù)據(jù)源在芯片內(nèi)部分頻得到，不經(jīng)過任何的二次 處理，數(shù)據(jù)的可靠性得到了保證。
3、 控制運(yùn)算在DSP內(nèi)部完成，可根據(jù)不同的控制需要固化進(jìn)不同的控制算法，可以在 不改變系統(tǒng)硬件平臺的基礎(chǔ)上非常方便地進(jìn)行控制算法的實(shí)Sft。
本實(shí)用新型相比傳統(tǒng)的模擬式控制器及現(xiàn)有的數(shù)字式控制器，可以實(shí)現(xiàn)更先進(jìn)復(fù)雜的 控制算法，完成伺服動作系統(tǒng)的精確管理，且控制可靠性高。


圖1為本實(shí)用新型總體系統(tǒng)結(jié)構(gòu)示意圖。
具體實(shí)施方式

如圖1所示的硬件平臺，由基于上位計(jì)算機(jī)的PCI插卡式1553B控制卡、1553B耦合 器、1553B專用電纜、基于USB與1553B的控制器、基于1553B的數(shù)字式伺服控制器等幾 部分組成。其中，數(shù)字式伺服控制器包括1553B的RT通訊單元，狀態(tài)參數(shù)的A/D采集單 元，控制輸出的D/A單元，F(xiàn)PGA邏輯單元，DSP運(yùn)算單元及供配電系統(tǒng)。其具體實(shí)現(xiàn)方案 如下
1553B的RT通訊單元充分利用FPGA的資源完成了 1553B的RT功能的軟件核心的設(shè) 計(jì)，采用HI1570芯片作為1553B的接口驅(qū)動芯片，以完成1MB帶寬下的高速數(shù)據(jù)傳送，并 使用PM-DB2725作為1553B專用的變壓器，在系統(tǒng)中起隔離作用；采用74LVCH16245進(jìn)行 信號的隔離，形成1553B的標(biāo)準(zhǔn)接口。
狀態(tài)參數(shù)的A/D采集單元采用多數(shù)據(jù)流技術(shù)，將高速后臺采集的數(shù)據(jù)分頻送往各個(gè) 數(shù)據(jù)使用單元，并且采用并行多通道采集技術(shù)，精確地保證系統(tǒng)的同一時(shí)刻采樣，具體為 數(shù)據(jù)經(jīng)過模擬量通道調(diào)理后分別送往各個(gè)采集器的保持器，由FPGA完成A/D的采集時(shí)鐘的 生成、采集動作的實(shí)現(xiàn)、數(shù)據(jù)的高速板上存放，并由FPGA完成數(shù)據(jù)的多數(shù)據(jù)流分配。例如 采用多通道并行的16Bit的250KBps的A/D采集器ADS8364。其次，采用FPGA實(shí)現(xiàn)了 SDRAM 的控制器，可以非常方便地接進(jìn)大容量的SDRAM。模擬通道的調(diào)理部分的供電均采用單6V 電源電壓供電，這樣大大節(jié)約了板子的功耗和芯片開銷，板上的每個(gè)模擬量通道都設(shè)置了濾波器。
控制輸出的D/A單元采用16Bit的2M輸出點(diǎn)頻的5543，經(jīng)調(diào)理電路、濾波電路調(diào) 整后輸入到0PA548進(jìn)行電壓電流轉(zhuǎn)換，使最大輸出符合伺服閥要求的電流值。采用REFOl 作為電壓基準(zhǔn)，可以大大提高輸出電流的穩(wěn)定性。
FPGA單元本單元是整個(gè)控制器的核心部分，完成以下功能-
1、 S服應(yīng)控制器，可以非常靈活地掛接所有的SDRAM;
2、 1553B通訊內(nèi)核，包括BC、 BM、 RT三種軟核，可根據(jù)實(shí)際需要用軟件方式靈活切 換；
3、 A/D采集時(shí)鐘、采集邏輯、采樣控制等；
4、 D/A輸出控制時(shí)鐘、控制輸出邏輯等；
5、 軟核實(shí)現(xiàn)的硬件格式的四通道伺服控制器，每個(gè)伺服控制器均是多輸入單輸出結(jié) 構(gòu)，控制的參數(shù)均由DSP給出，這樣既解決了控制器的可靠性問題，有解決了控制 參數(shù)的柔性問題。
為了保證系統(tǒng)設(shè)計(jì)的可靠性與保密性能，可采用ACTEL的APA系列的FLASH型的器件 APA750，以滿足設(shè)計(jì)的邏輯編程的要求。 DSP單元本單元完成以下功能
1、 多通道并行信號發(fā)生器，可以生成伺服機(jī)構(gòu)測試所需的所有測試信號，可以完成特 定信號的輸出；
2、 多通道伺服控制器參數(shù)的運(yùn)算，DSP直接從FPGA處取得A/D的采樣數(shù)據(jù)，根據(jù)設(shè) 定的控制算法，計(jì)算出伺服控制器的各項(xiàng)控制參數(shù)，送到FPGA中伺服控制器的控制參數(shù)寄 存器中。
3、 完成與外部系統(tǒng)的低速的數(shù)據(jù)交換，DSP中集成了RS232、 CAN、 IIC等低速通訊協(xié) 議，可以非常方便地與外部進(jìn)行數(shù)據(jù)交換。
具體可采用TMS320F2812芯片，該芯片具有120MBPS的運(yùn)算能力，并自帶16個(gè)通道的 12Bit模擬量采集器，可以用來進(jìn)行伺服機(jī)構(gòu)其他狀態(tài)參數(shù)的采集。
供配電系統(tǒng)本實(shí)用新型中FPGA、 DSP均采用3.3V與1.8V供電，其余數(shù)字部分均采 用單5V供電，模擬量部分的供電由外部供入。電路設(shè)計(jì)時(shí)，可采用6層板結(jié)構(gòu)，確保數(shù)字 電路與模擬電路的隔離。
在實(shí)際運(yùn)行中,所有的控制對象的狀態(tài)參數(shù)，包括要參與計(jì)算的控制參數(shù)與控制對象
的狀態(tài)參數(shù)均以相同的速率高速采集進(jìn)板上緩存中，板上緩存采用大容量的SDRAM，然后
采用多數(shù)據(jù)流技術(shù)，將采集來的數(shù)據(jù)流通過并行的各自的分頻器，將數(shù)據(jù)分別送到DSP、FPGA實(shí)現(xiàn)的1553B總線與以及FPGA實(shí)現(xiàn)的內(nèi)部的伺服控制器中；DSP將得到的數(shù)據(jù)根據(jù)設(shè) 定的控制策略計(jì)算出系統(tǒng)的控制參數(shù)，然后送到FPGA實(shí)現(xiàn)的內(nèi)部的伺服控制器中控制參數(shù) 寄存器中，完成控制修正；FPGA實(shí)現(xiàn)的1553B總線的RT功能，可以接受上位機(jī)BC接口計(jì) 算機(jī)的控制指令，并可將A/D采集器的數(shù)據(jù)源分頻來的數(shù)據(jù)按照一定的格式回送到BC中； FPGA實(shí)現(xiàn)的內(nèi)部的伺服控制器直接接受A/D采集器的數(shù)據(jù)源分頻來的數(shù)據(jù)，按照預(yù)先設(shè)定 的控制模型，使用控制參數(shù)寄存器中的控制參數(shù)，完成多個(gè)通道的伺服控制器的功能。
此外，本實(shí)用新型控制軟件用FPGA的專用編程語言實(shí)現(xiàn)，可以使用MAXPLUS-II或者 ACTEL優(yōu)選的FPGA編程語言LIBER0，設(shè)計(jì)中采用LI服0?？刂栖浖⊿DRAM控制器，包 括1553B的BC、 BM、 RT功能，包括A/D采集邏輯，包括D/A輸出邏輯，包括多數(shù)據(jù)流分頻 處理軟件等。其次，DSP內(nèi)部的程序可使用DSP的專用編程環(huán)境實(shí)現(xiàn)，語言使用0++與匯編 混合編程，最大限度提高代碼的效率。這部分軟件包括了一個(gè)控制算法的平臺，可以根據(jù) 需要更換不同的控制算法，還包括了外部數(shù)據(jù)交換軟件等。
權(quán)利要求1、一種基于1553B的數(shù)字式伺服機(jī)構(gòu)控制器，包括基于上位計(jì)算機(jī)的1553B控制卡、1553B耦合器、1553B專用電纜及帶有1553B接口的數(shù)字式伺服控制器芯片，其特征在于所述數(shù)字式伺服控制器芯片包括1553B的RT通訊單元、狀態(tài)參數(shù)的A/D采集單元、控制輸出的D/A單元、FPGA邏輯單元、DSP運(yùn)算單元及相應(yīng)供配電系統(tǒng)；由A/D采集單元采集來的數(shù)據(jù)流通過并行的各自的分頻器，被分別送到DSP運(yùn)算單元、FPGA邏輯單元實(shí)現(xiàn)的1553B總線及FPGA實(shí)現(xiàn)的內(nèi)部的伺服控制器中，DSP將得到的數(shù)據(jù)根據(jù)設(shè)定的控制策略計(jì)算出系統(tǒng)的控制參數(shù)，送到FPGA實(shí)現(xiàn)的內(nèi)部的伺服控制器中控制參數(shù)寄存器中，完成控制修正；FPGA邏輯單元接受上位計(jì)算機(jī)BC接口計(jì)算機(jī)的控制指令，并可將A/D采集單元的數(shù)據(jù)源分頻來的數(shù)據(jù)回送到BC中；FPGA邏輯單元實(shí)現(xiàn)的內(nèi)部的伺服控制器直接接受A/D采集單元的數(shù)據(jù)源分頻來的數(shù)據(jù)，按照預(yù)先設(shè)定的控制模型，使用控制參數(shù)寄存器中的控制參數(shù)，完成伺服控制。
2、 根據(jù)權(quán)利要求1所述的基于1553B的數(shù)字式伺服機(jī)構(gòu)控制器，其特征在于所述數(shù)字式伺服控制器芯片中的FPGA邏輯單元包括1553B的BC、 BM、 BT三種軟核。
3、 根據(jù)權(quán)利要求1或2所述的基于1553B的數(shù)字式伺服機(jī)構(gòu)控制器，其特征在于所述FPGA實(shí)現(xiàn)的內(nèi)部的伺服控制器為多通道伺服控制器，每個(gè)伺服控制器均是多輸入單輸出結(jié)構(gòu)，控制參數(shù)均由DSP運(yùn)算單元給出。
4、 根據(jù)權(quán)利要求3所述的基于1553B的數(shù)字式伺服機(jī)構(gòu)控制器，其特征在于所述數(shù)字式伺服控制器芯片采用多通道并行的同步采集系統(tǒng)。
專利摘要本實(shí)用新型提供一種用于液壓系統(tǒng)伺服控制，可實(shí)現(xiàn)完全數(shù)字化控制的基于1553B的數(shù)字式伺服機(jī)構(gòu)控制器，其包括基于上位計(jì)算機(jī)的1553B控制卡、1553B耦合器、1553B專用電纜及帶有1553B接口的數(shù)字式伺服控制器芯片，其特征在于所述數(shù)字式伺服控制器芯片包括1553B的RT通訊單元、狀態(tài)參數(shù)的A/D采集單元、控制輸出的D/A單元、FPGA邏輯單元、DSP運(yùn)算單元及相應(yīng)供配電系統(tǒng)；其中FPGA邏輯單元完成所有的邏輯功能和1553B的RT功能，DSP完成所有的運(yùn)算功能。本實(shí)用新型相比傳統(tǒng)的模擬式控制器及現(xiàn)有的數(shù)字式控制器，可以實(shí)現(xiàn)更先進(jìn)復(fù)雜的控制算法，完成伺服動作系統(tǒng)的精確管理，且控制可靠性高。
文檔編號G05B19/418GK201408357SQ20092003557
公開日2010年2月17日 申請日期2009年3月13日 優(yōu)先權(quán)日2009年3月13日
發(fā)明者軍 朱, 楊永軍 申請人:江蘇省機(jī)械研究設(shè)計(jì)院有限責(zé)任公司