專(zhuān)利名稱(chēng)：一種精度和電源抑制比增強(qiáng)的低壓差線性穩(wěn)壓器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種新型的精度和電源抑制比增強(qiáng)的低 壓差線性穩(wěn)壓器。
背景技術(shù)：
隨著采用電池供電的便攜式電子設(shè)備得到廣泛的應(yīng)用，高性能的電源管理變得越 來(lái)越重要。低壓差線性穩(wěn)壓器(LDO)常常作為DC-DC轉(zhuǎn)換器的后續(xù)電路用來(lái)提供穩(wěn)定的、 低噪聲的電源，為模擬以及射頻等對(duì)電源要求高的電路供電。這就要求LDO在實(shí)現(xiàn)穩(wěn)定的 頻率補(bǔ)償?shù)臈l件下，還需要具有高精度以及高電源抑制比(PSRR)?，F(xiàn)有的LDO技術(shù)一般由誤差放大器(18)、電壓緩沖器(2)、PMOS調(diào)整管(3)、電阻 反饋網(wǎng)絡(luò)(4、5)以及輸出電容(6)構(gòu)成。出于對(duì)精度以及PSRR的要求，誤差放大器(18) 需要很大的增益。這就導(dǎo)致它的輸出端阻抗L很大 。而大尺寸的PMOS調(diào)整管(3)的柵極 電容Cp2同樣很大。在不加電壓緩沖器(2)的情況下，反饋環(huán)路中由IA^1 Cp2產(chǎn)生的低頻 極點(diǎn)會(huì)使得頻率補(bǔ)償變得很困難。而在加入電壓緩沖器(2)之后，這一極點(diǎn)會(huì)分離成相對(duì) 頻率較高的兩個(gè)極點(diǎn)IA^1Cpl和l/r。2 Cp2。通過(guò)使用大的輸出電容(通常在11 量級(jí))，此 時(shí)環(huán)路的主極點(diǎn)可以設(shè)計(jì)在輸出端。但是，在這種情況下對(duì)誤差放大器的輸出阻抗I^1還是 有限制的，太大的輸出阻抗還是會(huì)造成極點(diǎn)1/h Cpl的頻率太低。當(dāng)負(fù)載電流變大的情況 下，LDO的輸出端阻抗、會(huì)變小，此時(shí)LDO反饋回路有可能不穩(wěn)定。由上述分析可知，對(duì)LDO反饋回路的穩(wěn)定性的要求限制了誤差放大器(18)的輸出 阻抗I^1，從而限制了它的增益。而LDO的精度與PSRR是由誤差放大器的增益決定的。所 以傳統(tǒng)的LDO結(jié)構(gòu)限制了精度與PSRR的提高。在這種背景下，在滿足穩(wěn)定性要求的同時(shí)， 提高LDO的精度與PSRR，是具有一定的現(xiàn)實(shí)意義的。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種新型的低壓差線性穩(wěn)壓器(LDO)電路。該電路在滿足 LDO反饋回路穩(wěn)定性的同時(shí)，可以實(shí)現(xiàn)高精度與高電源抑制比(PSRR)。本發(fā)明的目的是通過(guò)在誤差放大器內(nèi)部引入一個(gè)具有一定增益的中間放大級(jí)，從 而提高LDO的環(huán)路增益，即提高了 LDO的精度和電源抑制比來(lái)實(shí)現(xiàn)。本發(fā)明所提供的低壓差線性穩(wěn)壓器由改進(jìn)的誤差放大器(1)、電壓緩沖器(2)、 PMOS調(diào)整管(3)、電阻反饋網(wǎng)絡(luò)(4、5)以及輸出電容(6)構(gòu)成，其電路圖如圖2所示。本發(fā)明所提供的低壓差線性穩(wěn)壓器，其誤差放大器(1)的輸出接在電壓緩沖器 (2)的輸入；電壓緩沖器(2)的輸出接在PMOS調(diào)整管(3)的柵極；PMOS調(diào)整管(3)的源極 接在輸入電壓上，漏極接反饋電阻Rfl(4)的一端；反饋電阻Rfl(4)的另一端接在反饋電阻 Rf2 (5)的一端，同時(shí)連接在誤差放大器的正輸入端；反饋電阻Rf2的另一端接地。在本發(fā)明所提供的低壓差線性穩(wěn)壓器中，誤差放大器(1)的晶體管級(jí)實(shí)現(xiàn)由MOS 管 Ml-M9(7、8、9、10、ll、12、13、14、15)以及電阻 R1、R2 (16，17)構(gòu)成，其中 M1、M2 (7、8)構(gòu)成輸入差分對(duì)并由M9 (15)提供偏置電流^1、112(7、8)的漏極和M3、M4 (9，10)的漏極相連，M3、 M4(9，10)的源極接高電平而柵極通過(guò)電阻R1、R2 (16，17)與漏極連接，M5、M6、M7、M8 (12、 13、14、15)構(gòu)成誤差放大器(1)的輸出級(jí)。本發(fā)明所提供的低壓差線性穩(wěn)壓器，輸入電壓Vin與PMOS調(diào)整管(3)的源極相 連，同時(shí)作為誤差放大器(1)和電壓緩沖器(2)的供電電源；參考電壓與誤差放大器 (1)的負(fù)輸入端相連。本發(fā)明所提供的低壓差線性穩(wěn)壓器，其中改進(jìn)的誤差放大器(1)在不 改變輸出點(diǎn) 阻抗(即不影響LDO的環(huán)路穩(wěn)定性)的情況下，通過(guò)內(nèi)部節(jié)點(diǎn)阻抗的提高，增加了直流增 益，因此，在實(shí)現(xiàn)穩(wěn)定的頻率補(bǔ)償?shù)耐瑫r(shí)，提高了 LDO的精度以及電源抑制比。


圖1是一種現(xiàn)有的低壓差線性穩(wěn)壓器電路，其中18為誤差放大器，2為電壓緩沖 器，3為PMOS調(diào)整管，4、5為電阻反饋網(wǎng)絡(luò)，6為輸出電容。圖2是本發(fā)明提出的精度和電源抑制比增強(qiáng)的低壓差線性穩(wěn)壓器電路，其中1為 誤差放大器，2為電壓緩沖器，3為PMOS調(diào)整管，4、5為電阻反饋網(wǎng)絡(luò)，6為輸出電容，7、8、9、 10、11、12、13、14、15為誤差放大器(1)的晶體管級(jí)電路中的MOS管，16、17為誤差放大器 (1)的晶體管級(jí)電路中的電阻。
具體實(shí)施方案以下結(jié)合具體的實(shí)施例，對(duì)本發(fā)明做進(jìn)一步的闡述。實(shí)施例僅用于對(duì)本發(fā)明做說(shuō) 明而不是對(duì)本發(fā)明的限制。實(shí)施例1本實(shí)施例結(jié)合附圖2進(jìn)一步描述本發(fā)明。如圖2所示，本實(shí)施例的低壓差線性穩(wěn)壓器由誤差放大器(1)、電壓緩沖器(2)、 PMOS調(diào)整管(3)、電阻反饋網(wǎng)絡(luò)(4、5)以及輸出電容(6)構(gòu)成，其中誤差放大器⑴的輸 出接在電壓緩沖器(2)的輸入；電壓緩沖器(2)的輸出接在PMOS調(diào)整管(3)的柵極；PMOS 調(diào)整管⑶的源極接在輸入電壓上，漏極接反饋電阻Rfl⑷的一端；反饋電阻Rfl⑷的另 一端接在反饋電阻Rf2 (5)的一端，同時(shí)連接在誤差放大器的正輸入端；反饋電阻Rf2的另一 端接地。誤差放大器(1)的晶體管級(jí)實(shí)現(xiàn)由MOS管Ml-M9(7、8、9、10、ll、12、13、14、15)以 及電阻R1、R2(16，17)構(gòu)成，其中M1、M2(7、8)構(gòu)成輸入差分對(duì)并由M9 (15)提供偏置電流， M1、M2(7、8)的漏極和M3、M4(9，10)的漏極相連，M3、M4 (9，10)的源極接高電平而柵極通過(guò) 電阻R1、R2(16，17)與漏極連接，M5、M6、M7、M8(12、13、14、15)構(gòu)成誤差放大器(1)的輸出 級(jí)。低壓差線性穩(wěn)壓器的輸入電壓Vin與PMOS調(diào)整管(3)的源極相連，同時(shí)作為誤差放大 器(1)和電壓緩沖器(2)的供電電源；參考電壓Vref與誤差放大器(1)的負(fù)輸入端相連。誤差放大器(1)的晶體管級(jí)實(shí)現(xiàn)中引入了電阻Rl和R2(16、17)。其中Rl接在M3 的漏極和柵極之間，R2接在M4的漏極和柵極之間，它們具有相同的阻值。這樣的連接一方 面可以為后續(xù)的電路提供穩(wěn)定的直流電平，這與圖1中采用二極管連接的M3、M4的作用是 相同的。但另一方面，此時(shí)由M5的柵極向M1、M3的漏極看進(jìn)去的阻抗可以表示為rint = r。,M1//r。,M3//Rl (1)
其中r。,M1和r。,M3為溝道調(diào)制效應(yīng)引入的Ml和M3源漏之間的電阻。通常情況下， r0,M1 >> R1, r。,M1 >>隊(duì)。于是表達(dá)式(1)可以化簡(jiǎn)為<formula>formula see original document page 5</formula> (2)誤差放大器(1)的直流增益可表示為Adc = gffllRlgffl5rol (3)其中g(shù)ml表示輸入差分對(duì)M1、M2的跨導(dǎo)，gm5表示M5、M6的跨導(dǎo)。作為比較，圖1中 誤差放大器(18)的直流增益可以表示為<formula>formula see original document page 5</formula> (4)其中g(shù)m3表示M3、M4的跨導(dǎo)。通過(guò)比較表達(dá)式(3)和⑷可知，通過(guò)選取Rl、R2的 阻值使得A = SmlR1 > 1，誤差放大器⑴的直流增益比傳統(tǒng)的誤差放大器的直流增益提高 了 A倍。這就會(huì)帶來(lái)LDO的精度以及電源抑制比以同樣的比例得到提高。從穩(wěn)定性的角度來(lái)看，此時(shí)誤差放大器(1)的輸出阻抗G1不變，即誤差放大器輸 出端的極點(diǎn)仍位于1/b Cpl處。而誤差放大器(1)內(nèi)部M5柵極處的寄生極點(diǎn)由原來(lái)的gm3/ cint變?yōu)?/隊(duì)Cint，變低了 A倍。因?yàn)間m3/cint原本就位于相對(duì)LDO的環(huán)路GBW很高的頻率 處，所以可以選取合適的A的值使得環(huán)路的穩(wěn)定性不受到影響。在實(shí)際的電路設(shè)計(jì)中，這一 寄生極點(diǎn)的頻率降低3-4倍是可以接受的。這意味著LDO的精度可以有3-4倍的提高，而 PSRR可以有10-16dB的提高。
權(quán)利要求
一種低壓差線性穩(wěn)壓器，由誤差放大器(1)、電壓緩沖器(2)、PMOS調(diào)整管(3)、電阻反饋網(wǎng)絡(luò)(4、5)以及輸出電容(6)構(gòu)成，其特征在于在誤差放大器(1)內(nèi)部具有一個(gè)有增益作用的中間放大級(jí)。
2.根據(jù)權(quán)利要求1所述的低壓差線性穩(wěn)壓器，其特征在于誤差放大器(1)的輸出接在 電壓緩沖器⑵的輸入；電壓緩沖器⑵的輸出接在PM0S調(diào)整管(3)的柵極PM0S調(diào)整管 ⑶的源極接在輸入電壓上，漏極接反饋電阻Rfl⑷的一端；反饋電阻Rfl⑷的另一端接在 反饋電阻Rf2(5)的一端，同時(shí)連接在誤差放大器的正輸入端；反饋電阻Rf2的另一端接地。
3.根據(jù)權(quán)利要求1所述的低壓差線性穩(wěn)壓器，其特征在于誤差放大器(1)的晶體管級(jí) 實(shí)現(xiàn)由 M0S 管 Ml-M9(7、8、9、10、ll、12、13、14、15)以及電阻 Rl、R2 (16，17)構(gòu)成。
4.根據(jù)權(quán)利要求3所述的低壓差線性穩(wěn)壓器，其特征在于誤差放大器⑴中的M0S管 M1、M2(7、8)構(gòu)成輸入差分對(duì)并由M0S管M9(15)提供偏置電流，Ml、M2 (7、8)的漏極和M0S 管M3、M4(9，10)的漏極相連，M3、M4(9，10)的源極接高電平而柵極通過(guò)電阻R1、R2 (16，17) 與漏極連接^05管115^6^7^8(12、13、14、15)構(gòu)成誤差放大器(1)的輸出級(jí)。
5.根據(jù)權(quán)利要求1所述的低壓差線性穩(wěn)壓器，其特征在于輸入電壓Vin與PM0S調(diào)整管 ⑶的源極相連，同時(shí)作為誤差放大器⑴和電壓緩沖器⑵的供電電源；參考電壓與 誤差放大器(1)的負(fù)輸入端相連。
全文摘要
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種新型的精度和電源抑制比增強(qiáng)的低壓差線性穩(wěn)壓器(LDO)，由誤差放大器、電壓緩沖器、PMOS調(diào)整管、電阻反饋網(wǎng)絡(luò)以及輸出電容構(gòu)成。本發(fā)明所提供的低壓差線性穩(wěn)壓器，在不改變輸出點(diǎn)阻抗，不影響LDO的環(huán)路穩(wěn)定性的情況下，在誤差放大器內(nèi)部引入一個(gè)具有一定增益的中間放大級(jí)，通過(guò)內(nèi)部節(jié)點(diǎn)阻抗的提高，增加了直流增益，因此，在實(shí)現(xiàn)穩(wěn)定的頻率補(bǔ)償?shù)耐瑫r(shí)，提高了LDO的精度以及電源抑制比。
文檔編號(hào)G05F1/56GK101833346SQ20091004760
公開(kāi)日2010年9月15日 申請(qǐng)日期2009年3月13日 優(yōu)先權(quán)日2009年3月13日
發(fā)明者周鋒, 馬海峰 申請(qǐng)人:復(fù)旦大學(xué)