專利名稱：具有用于鍍敷芯片下方的墊的跡線的球柵陣列封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及工藝，且更具體來(lái)說(shuō)涉及組合小大小與高觸點(diǎn)數(shù)目的球 柵陣列封裝的襯底的結(jié)構(gòu)及工藝。
背景技術(shù)：
在電子裝置的流行球柵陣列(BGA)封裝中，將半導(dǎo)體芯片組裝于絕緣襯底的內(nèi)表 面上，所述內(nèi)表面具有用于互連跡線的金屬層。到外部部件的連接由附接到所述襯底的外 表面上的焊料墊的焊料球提供。傳統(tǒng)上，通過(guò)接合線將芯片安裝于襯底上，所述接合線將芯片觸點(diǎn)連接到跡線?？?在手持式無(wú)線電話中找到此線接合組裝的實(shí)例。然而，最近，BGA封裝已經(jīng)歷了到芯片到襯 底上的倒裝芯片安裝的轉(zhuǎn)變。既定用于倒裝操作的半導(dǎo)體芯片具有與金屬凸塊(例如金凸 柱或焊料球)一起制備的接觸墊，以使得能夠連接到襯底上的凸塊墊。圖1顯示具有單個(gè)金屬層的部分BGA封裝的簡(jiǎn)化橫截面以圖解說(shuō)明半導(dǎo)體芯片 101在絕緣襯底102上的典型倒裝芯片組裝。所述芯片具有帶有由金或銅制成的金屬凸塊 103的觸點(diǎn)；所述凸塊將所述芯片觸點(diǎn)連接到所述襯底上的接觸墊103a。所述墊變窄成跡 線104且連接到通孔105，所述通孔部分地填充有金屬105a ；所述通孔的剩余空間填充有提 供到外部部件的連接的焊料球106的焊料。每一導(dǎo)通孔的填充物金屬105a被焊盤110封 蓋。為應(yīng)力解除，芯片101與襯底102之間的間隙可填充有經(jīng)聚合的聚合物前驅(qū)物107。芯 片101及金屬跡線104常常由囊封化合物108保護(hù)，所述囊封化合物還給所述BGA提供機(jī) 械強(qiáng)度，尤其是在絕緣襯底102由薄帶制成時(shí)。典型BGA裝置的小數(shù)目個(gè)焊料球106用于芯片的電力及接地連接；此少數(shù)焊料球 具有共用網(wǎng)指派且因此可以相對(duì)少的跡線104來(lái)滿足。典型BGA裝置的多數(shù)焊料球106專 用于芯片的信號(hào)輸入/輸出(I/O)端子；這些焊料球具有非共用網(wǎng)指派且因此需要大量的 個(gè)別跡線104。金屬層102通常由薄銅箔片制成，其經(jīng)圖案化以形成跡線104以及用于凸塊墊103 及焊盤110的區(qū)，經(jīng)選擇以成為凸塊墊的部分必須被制備為接受芯片凸塊。通常用鎳將所 述凸塊墊鍍敷到便于凸塊附接的厚度，之后沉積在冶金上適合于凸塊附接的薄表面膜(例 如金)。另外，必須沉積導(dǎo)通孔中的金屬105a。出于兩個(gè)目的，最經(jīng)濟(jì)的沉積技術(shù)是電鍍。 此方法需要路由跡線，其將凸塊墊及導(dǎo)通孔連接到用于供應(yīng)鍍敷電流的鍍敷條。用于附接焊料球的位點(diǎn)在典型BGA封裝中形成具有規(guī)則間距的水平線及垂直行 陣列。圖2中圖解說(shuō)明不具有囊封化合物的常規(guī)BGA裝置(通常指定為200)的俯視圖。在 圖2中，將芯片201在襯底202的中心區(qū)域中倒裝到襯底202上，其中芯片102的底側(cè)面朝 上。襯底202的導(dǎo)電跡線204沿著芯片外圍201a規(guī)則地間隔開(kāi)，所述導(dǎo)電跡線通向所述芯 片下方以連接到相應(yīng)凸塊。跡線204首先用作凸塊墊的電鍍工藝中的鍍敷跡線且稍后用作 芯片201上的電路的信號(hào)、電力及接地線。由于焊料球的大小及焊盤的大小是相對(duì)大的，因此焊盤210及導(dǎo)通孔沿著襯底202的外圍區(qū)域排列。在圖2中，焊盤陣列展示出三個(gè)線及三個(gè)行。每一焊盤210由跡線 204連接到芯片201的相應(yīng)凸塊且進(jìn)一步由跡線203向外朝向電鍍條220 (連接到電供應(yīng) 220a)連接。在圖2的實(shí)例中，所述BGA裝置具有帶有216個(gè)焊盤(延伸到導(dǎo)電導(dǎo)通孔及焊 料球中，參見(jiàn)圖1)及216個(gè)跡線的襯底，從而滿足芯片201的需要。多數(shù)焊盤210及跡線204用于芯片201的信號(hào)I/O ；這些焊盤及跡線具有非共用 網(wǎng)指派。小數(shù)目個(gè)焊盤210及跡線204用于芯片201的電力及接地端子且因此具有共用網(wǎng) 指派?？蓪⒐灿镁W(wǎng)指派的電力/接地焊盤中的幾者放置于芯片201下方。正在進(jìn)行的市場(chǎng)趨勢(shì)強(qiáng)烈推動(dòng)著半導(dǎo)體裝置中芯片信號(hào)I/O數(shù)目的增加；因此， 存在對(duì)BGA封裝球的數(shù)目增加的需求以滿足對(duì)非共用網(wǎng)指派不斷增加的需求。同時(shí)，其它 正在進(jìn)行的市場(chǎng)趨勢(shì)要求縮減的封裝大小及減小的封裝成本。在當(dāng)代的球柵陣列封裝中，努力縮減封裝大小已導(dǎo)致減小的中心到中心焊盤間 距。因此，可放置于鄰近墊之間的路由跡線的數(shù)目極其有限。此限制使得難以向所述陣列 添加額外焊盤及將來(lái)自這些額外焊盤的路由跡線放置到鍍敷條。此問(wèn)題的一個(gè)解決方案是向襯底添加更多的金屬層。然而，必須將這些層圖案化 成跡線，且必須借助填充有金屬的通孔(導(dǎo)通孔)互連各個(gè)層的跡線。一個(gè)額外金屬層可 使襯底的成本增加多達(dá)30%。

發(fā)明內(nèi)容
申請(qǐng)人:發(fā)明一種在不必添加昂貴金屬層的情況下適應(yīng)BGA襯底上數(shù)目不斷增加 的I/O的問(wèn)題的替代解決方案。本發(fā)明的實(shí)施例要求策略性地中斷襯底邊緣處的焊盤陣列 的周期性以放置通向襯底內(nèi)部的額外鍍敷跡線，從而連接放置于芯片下方的額外焊盤?？?通過(guò)消減二維陣列的經(jīng)對(duì)準(zhǔn)的線及行的數(shù)目來(lái)中斷周期性。因此，芯片下方的額外焊盤變 得可用于附接信號(hào)(非共用網(wǎng)指派)I/O類型的焊料球。在消減陣列的線及行的數(shù)目且襯底中心的陣列位點(diǎn)可連接到鍍敷條的情況下，將 襯底圖案化成位于襯底中心的信號(hào)導(dǎo)通孔上方的焊盤及將每一焊盤連接到襯底邊緣的信 號(hào)跡線。在鍍敷工藝期間暴露襯底的在芯片下方的內(nèi)部部分處的經(jīng)連接焊盤下方的跡線 以及導(dǎo)通孔的部分，所述鍍敷工藝在所述導(dǎo)通孔中及在所述跡線的暴露的部分上同時(shí)安置 可接合且可焊接金屬的涂層。接著可使用經(jīng)鍍敷跡線部分作為用于將凸起芯片倒裝到襯底 上的凸塊位點(diǎn)，且可使用經(jīng)鍍敷通孔來(lái)形成導(dǎo)電導(dǎo)通孔且將焊料球附接到襯底。本發(fā)明的技術(shù)優(yōu)勢(shì)是現(xiàn)在可接近所組裝芯片下方的位點(diǎn)以進(jìn)行鍍敷且因此其可 用作導(dǎo)電信號(hào)導(dǎo)通孔，在常規(guī)技術(shù)中所述位點(diǎn)可能因在不添加金屬層的情況下缺乏用于鍍 敷工藝的到襯底邊緣的路由跡線及電連接而不用于非共用網(wǎng)指派。作為實(shí)例，在具有單個(gè) 金屬層的襯底的12x12mm BGA封裝中，常規(guī)技術(shù)僅提供216個(gè)可路由位點(diǎn)且因此僅提供216 個(gè)信號(hào)焊料球連接。根據(jù)本發(fā)明的一些實(shí)施例，可通過(guò)中斷位點(diǎn)陣列從襯底邊緣到襯底中 心的周期性來(lái)放置到芯片下方的位點(diǎn)的81個(gè)額外信號(hào)路由跡線。可在通孔中沉積厚金屬 層以形成導(dǎo)電導(dǎo)通孔且在跡線窗口中沉積厚金屬層以形成凸塊墊。此外，在將凸起的半導(dǎo) 體芯片倒裝組裝于所述墊上之后，所述額外跡線可提供從芯片到附接到導(dǎo)電導(dǎo)通孔的焊料 球的信號(hào)連接，從而增加封裝的信號(hào)端子的數(shù)目。
作為本發(fā)明的額外技術(shù)優(yōu)勢(shì)，所述方法是可按比例縮放的。舉例來(lái)說(shuō)，所述額外跡 線的間距可從25 μ m減小到15 μ m或10 μ m且甚至更小。此意味著可為未來(lái)的制作節(jié)點(diǎn)及 產(chǎn)品生產(chǎn)保持成本優(yōu)勢(shì)。


參照附圖描述根據(jù)本發(fā)明原理的代表實(shí)例性實(shí)施例，圖式中圖1顯示常規(guī)球柵陣列裝置的一部分的示意性橫截面，所述裝置具有安裝于單金 屬層襯底上的倒裝芯片，所述襯底具有位于外圍襯底區(qū)域下方的焊料球。圖2圖解說(shuō)明常規(guī)球柵陣列裝置的示意性俯視圖，所述裝置具有倒裝到襯底上的 芯片，所述襯底具有位于外圍下方的焊料球。圖3顯示根據(jù)本發(fā)明實(shí)施例的球柵陣列裝置的一部分的示意性橫截面，芯片被倒 裝到單金屬層襯底上，所述單金屬層襯底具有位于外圍及中心襯底區(qū)域下方的焊料球。圖4是球柵陣列封裝的襯底部分的示意性俯視圖，其圖解說(shuō)明將芯片區(qū)下方的比 常規(guī)路由可適應(yīng)的更高數(shù)目的位點(diǎn)跡線連接到鍍敷條的問(wèn)題。圖5是球柵陣列封裝的襯底部分的示意性俯視圖，其圖解說(shuō)明本發(fā)明的實(shí)施 例_中斷位點(diǎn)陣列從襯底邊緣朝向芯片下方的中心的周期性并將芯片區(qū)下方的所有位點(diǎn) 跡線連接到鍍敷條。圖6圖解說(shuō)明球柵陣列裝置的示意性半透明俯視圖，所述球柵陣列裝置具有倒裝 到襯底上的芯片，所述襯底具有位于外圍及中心襯底區(qū)域下方的焊料球。圖7是兩個(gè)導(dǎo)通孔焊盤與連接跡線的示意性俯視圖。圖8圖解說(shuō)明圖7中所示的導(dǎo)通孔及連接跡線的示意性橫截面，其中芯片部分被 倒裝連接到襯底。
具體實(shí)施例方式圖3圖解說(shuō)明本發(fā)明的實(shí)施例。所述圖顯示球柵陣列(BGA)裝置的一部分300， 其包含組裝于襯底302上的半導(dǎo)體芯片301。所述圖強(qiáng)調(diào)用于信號(hào)(非共用網(wǎng)指派)的連 接。芯片輸入/輸出(I/O)具有帶有金屬凸塊303 (優(yōu)選地為金或銅)的觸點(diǎn)；所述凸塊將 所述芯片觸點(diǎn)連接到襯底上的接觸墊303a。襯底302由薄片狀絕緣材料制成，優(yōu)選地由聚酰亞胺化合物(或替代地較厚且較 硬的聚合物)的帶制成。薄片狀襯底302具有第一表面302a及第二表面302b。所述襯底包 含所述芯片附接到其上的中心區(qū)域312a，所述中心區(qū)域被毗連襯底邊緣的外圍區(qū)域312b 環(huán)繞。襯底302具有位于第一表面302a上的金屬箔片；所述金屬箔片是經(jīng)過(guò)圖案化的。所 述經(jīng)圖案化箔片的部分包含接觸墊303a。襯底302進(jìn)一步具有從第一表面302a延伸到第二表面302b的通孔305。通孔305 填充有金屬使得其成為導(dǎo)電導(dǎo)通孔。附接到填充有金屬的導(dǎo)通孔的焊料球306提供到外部 部件的連接。在第一襯底表面302a上，每一導(dǎo)通孔的填充物金屬封蓋有由第一表面302a 上的金屬箔片圖案化而成的焊盤310。圖3顯示從信號(hào)焊盤303a延伸的金屬跡線304的一 部分。為應(yīng)力解除，芯片301與襯底302之間的間隙可填充有經(jīng)聚合的聚合物前驅(qū)物307。 芯片301及金屬跡線304可由囊封化合物308保護(hù)，所述囊封化合物還給所述BGA提供機(jī)械強(qiáng)度，尤其是在絕緣襯底302由薄帶制成時(shí)。優(yōu)選地，囊封物308是模制化合物。為更清晰地解釋如圖5中所示的本發(fā)明實(shí)施例，首先論述如圖4中所圖解說(shuō)明的 預(yù)備步驟及其仍不充分的結(jié)果是有幫助的。所述預(yù)備步驟涉及嘗試使用所組裝芯片下方的 襯底區(qū)來(lái)放置用作額外信號(hào)(非共用網(wǎng)指派)1/0的焊盤、導(dǎo)電導(dǎo)通孔及焊料球。應(yīng)指出， 以下解決方案說(shuō)明集中于信號(hào)導(dǎo)通孔及信號(hào)跡線(因其快速增加的數(shù)目)；具有其共用網(wǎng) 指派表示的電力及接地導(dǎo)通孔以及跡線的處置僅為次要的。圖4的俯視解說(shuō)明通常指定為400的襯底的一部分，所述部分包含襯底邊緣 401、鍍敷條402及經(jīng)布置使得其嘗試滿足芯片的I/O需要的焊盤/導(dǎo)通孔。圖4進(jìn)一步包含實(shí)例性金屬跡線420，其將焊盤410及413連接到鍍敷條402。設(shè) 計(jì)規(guī)則允許每一跡線420有某一寬度(在圖4的實(shí)例中，優(yōu)選地在約10 μ m與20 μ m寬之 間)及某一間距(在圖4的實(shí)例中，優(yōu)選地在15μπι與25μπι之間)。由襯底縮減強(qiáng)加的限 制僅允許鄰近焊盤413之間的兩個(gè)跡線到達(dá)鍍敷條402。由于這些限制，不存在用于所有中 心陣列焊盤410的跡線連接到鍍敷條302的足夠空間。在圖4的實(shí)例中，用粗線430環(huán)繞 不可能連接到鍍敷條402的一群組焊盤410連同其受阻擋跡線421。圖5中顯示提供如何放置受阻擋跡線的解決方案的本發(fā)明一個(gè)實(shí)施例。圖5的俯 視解說(shuō)明通常指定為500的襯底的一部分，其類似于圖4中所示的部分；所述部分包 含襯底邊緣501、鍍敷條502及芯片邊緣的突出部503。將所述芯片下方的襯底區(qū)域(中心 區(qū)域)的范圍指定為512a，且將外圍襯底區(qū)域的范圍指定為512b。中心區(qū)域中的金屬焊盤 510占據(jù)(populate)水平線及垂直行的有規(guī)則間距的二維位點(diǎn)陣列的選定位點(diǎn)。將焊盤 510下方的導(dǎo)電導(dǎo)通孔指定為511且將其顯示為虛線圓圈；導(dǎo)通孔511是所述芯片下方的 區(qū)中的信號(hào)導(dǎo)通孔。所述中心區(qū)域中的選定位點(diǎn)表示第一組信號(hào)焊盤/導(dǎo)通孔。如圖5所示，區(qū)域512a中存在某些不具有焊盤/導(dǎo)通孔且因此被稱作自由帶的未 選陣列位點(diǎn)，其優(yōu)選地布置成若干線及若干行。在圖5中，將自由帶指定為530。所述自由 帶大體是從區(qū)域512a的中心向外定向。圖5進(jìn)一步顯示散布于外圍襯底區(qū)域的整個(gè)部分512b中的信號(hào)焊盤513。每一焊 盤513內(nèi)側(cè)的虛線圓圈514指示每一焊盤513下方的導(dǎo)電導(dǎo)通孔。環(huán)繞中心襯底區(qū)域的其 它外圍襯底區(qū)域未顯示于圖5中但包含于圖8中。所述外圍區(qū)域中的金屬焊盤513占據(jù)垂 直行及水平線的有規(guī)則間距的二維位點(diǎn)陣列的選定位點(diǎn)(所述行的一部分顯示于圖5中； 所述線包含于圖8中)。所述外圍區(qū)域中的選定位點(diǎn)表示第二組信號(hào)焊盤/導(dǎo)通孔。所述外圍區(qū)域中存在某些不具有焊盤/導(dǎo)通孔且因此被稱作自由帶的未選陣列 位點(diǎn)，其優(yōu)選地布置成若干線及若干行。圖5中顯示所述自由帶中的一者，將其指定為531。 所述自由帶大體是從外圍向內(nèi)定向；優(yōu)選地，自由帶531與自由帶530大致對(duì)準(zhǔn)以實(shí)現(xiàn)跡線 的大約線性布局。圖5進(jìn)一步包含實(shí)例性金屬跡線520，其將焊盤510及513連接到鍍敷條502。特 定來(lái)說(shuō)，圖5顯示安置于自由帶531及經(jīng)對(duì)準(zhǔn)的自由帶530中的多個(gè)521信號(hào)跡線。為最大 化經(jīng)通道化以穿過(guò)自由帶的跡線的數(shù)目，優(yōu)選地以設(shè)計(jì)規(guī)則所允許的最小間距來(lái)平行地放 置所述跡線。這些設(shè)計(jì)規(guī)則允許每一跡線520有某一寬度(在圖5的實(shí)例中，優(yōu)選地在約 10 μ m與20 μ m寬之間)及某一間距(在圖5的實(shí)例中，優(yōu)選地在15 μ m與25 μ m之間)。由于多個(gè)521中的信號(hào)跡線經(jīng)通道化以基本上彼此平行(以在15 μ m與25 μ m之間的實(shí)例性間距)，可在自由帶531及503中放置顯著數(shù)目個(gè)跡線(在圖5的實(shí)例中，為9 個(gè)跡線)。因此，多個(gè)521的跡線多到足以提供環(huán)繞自由帶530的對(duì)應(yīng)數(shù)目個(gè)焊盤510到鍍 敷條502的連接。盡管為形成自由帶而必須使相對(duì)小數(shù)目的陣列位點(diǎn)不被焊盤/導(dǎo)通孔占據(jù)，但以 下益處超過(guò)此損失在自由帶中放置大量額外跡線且因此提供到鍍敷條的連接，以便在導(dǎo) 通孔中及跡線上鍍敷金屬以在所組裝芯片下方形成額外信號(hào)焊盤/導(dǎo)通孔。作為實(shí)例，在 圖5中，為以給定跡線寬度及跡線間距來(lái)通道化九個(gè)跡線，必須保留六個(gè)陣列位點(diǎn)不被占 據(jù)。顯然，如果放寬所需間距，那么可放置更多跡線?；蛘?，有時(shí)可專門化自由帶的大小及 形狀；作為實(shí)例，指定為532的位點(diǎn)可保持被占據(jù)使得僅五個(gè)位點(diǎn)需要變?yōu)椴槐徽紦?jù)。在許多BGA封裝襯底中，不被占據(jù)的陣列位點(diǎn)的選擇相對(duì)于所組裝芯片是對(duì)稱 的，如圖6的實(shí)例中所示。使用不被占據(jù)的線及行將額外路由跡線通道化到鍍敷條，上文所 引用的12x12mm BGA封裝可將信號(hào)導(dǎo)通孔/焊料球的數(shù)目從220增加到290或甚至300。 通過(guò)使用更窄跡線，可將更高數(shù)目個(gè)跡線通道化于自由帶中且因此可實(shí)現(xiàn)甚至更高數(shù)目個(gè) 信號(hào)導(dǎo)通孔/焊料球。圖6的俯視圖中顯示根據(jù)本發(fā)明實(shí)施例的BGA封裝(無(wú)囊封化合物)。通常指定 為600的BGA封裝具有水平線及垂直行的有規(guī)則間距的二維位點(diǎn)陣列。將繪制為透明以顯 示下方襯底的芯片601在襯底602的中心區(qū)域中倒裝到所述襯底上。襯底602的一些導(dǎo)電 跡線604沿著芯片外圍601a規(guī)則地間隔開(kāi)，所述導(dǎo)電跡線通向所述芯片下方以連接到相應(yīng) 凸塊；跡線604用作芯片601上的電路的信號(hào)、電力及接地線。穿過(guò)所述襯底的導(dǎo)電導(dǎo)通孔的一些焊盤610沿著襯底602的外圍區(qū)域排列。在 圖6中，焊盤陣列占據(jù)成若干線及若干行的選定位點(diǎn)。每一焊盤610由跡線604連接到芯 片601的相應(yīng)凸塊，且進(jìn)一步由跡線603向外朝向用于電鍍目的的電鍍條620連接，如供應(yīng) 220a處的電位V所指示。多數(shù)焊盤610及跡線604用于芯片601的信號(hào)I/O ；這些焊盤及 跡線具有非共用網(wǎng)指派。小數(shù)目個(gè)焊盤610及跡線604用于芯片601的電力及接地端子且 因此具有共用網(wǎng)指派。圖6進(jìn)一步顯示在自由帶中安置為多個(gè)614的若干跡線613，其中所述自由帶包含 未被選擇用于焊盤的位點(diǎn)。跡線613連接到鍍敷條620且進(jìn)一步連接到中心襯底區(qū)域中的 所組裝芯片下方的焊盤611 ；焊盤611用于芯片601的信號(hào)I/O。焊盤611布置成若干線及 若干行的二維陣列且在導(dǎo)電導(dǎo)通孔上方安置到焊料本體。如較早所陳述，將跡線連接到鍍敷條的益處是在通孔中及既定變成凸塊墊的跡線 部分上沉積金屬涂層的能力。圖7以俯視圖描繪通孔702(描繪為虛線圓圈)上方的一對(duì) 金屬焊盤701。跡線703將每一焊盤連接到鍍敷條。跡線寬度704可在約ΙΟμπι與20μπι 之間，且鄰近跡線之間中心到中心的間距705在約15μπι與25μπι之間；工業(yè)趨勢(shì)是兩個(gè)范 圍均減小。襯底的表面(包含跡線及焊盤)由絕緣層(所謂的焊料掩模，在圖7中假定為 透明)覆蓋。在鍍敷操作期間，將金屬涂層沉積到暴露于通孔內(nèi)的焊盤上，從而用金屬至少 部分地填充所述通孔以變成導(dǎo)電導(dǎo)通孔。元件706指示在焊料掩模中開(kāi)辟以進(jìn)行鍍敷操作的窗口(約300μπι長(zhǎng))。由所述 窗口暴露的跡線部分707準(zhǔn)許在鍍敷操作期間沉積金屬涂層，使得暴露的跡線部分變得適 合于附接附加到將要組裝到所述暴露的跡線部分的某一位置708上的芯片的接觸凸塊(約10 μ m 到20 μ m 直徑)。圖8以橫截面圖描繪圖7的墊及跡線配置。薄片狀襯底801 (由例如聚酰亞胺等 絕緣材料制成且在從約50 μ m到300 μ m的厚度范圍中)在其表面801a上具有圖案化成位 于通孔802及跡線803b上方的焊盤803a的金屬箔片(優(yōu)選地為銅且在從約6 μ m到18 μ m 的厚度范圍中)。跡線803b將焊盤803a連接到鍍敷條810。絕緣焊料掩模804遮蔽除了 窗口 805以外的跡線803b。鍍敷工藝(優(yōu)選地為電鍍)將金屬添加到窗口 802及805中，優(yōu)選地多達(dá)焊料掩 模的厚度。在優(yōu)選實(shí)施例中，在銅上沉積約1 μ m厚度的鎳涂層，且接著在鎳上沉積約2到 3 μ m厚的金涂層。圖8描繪窗口 805中的涂層807。所述鍍敷工藝進(jìn)一步在暴露于通孔802 中的銅箔片上添加金屬涂層809。在回流工藝中，焊料(優(yōu)選地包含錫)易于使涂層809的 金表面上變濕且因此填充通孔809的剩余部分，借此將其變換成導(dǎo)電導(dǎo)通孔。焊料本體830 提供到外部部件的連接。圖8顯示具有觸點(diǎn)821及金屬凸塊822的半導(dǎo)體芯片820。為組裝于襯底上，凸塊 822優(yōu)選地由容易附接到涂層807的金表面的金或銅制成。因此在芯片觸點(diǎn)821、焊料本體 830與外部部件之間建立用于信號(hào)的電路徑。在圖8中，所述電路徑由箭頭840指示。本發(fā)明的另一實(shí)施例是一種用于在襯底上制作電子裝置(尤其是球柵陣列類型 且包含半導(dǎo)體芯片的裝置)的方法。所述半導(dǎo)體芯片具有觸點(diǎn)及所述觸點(diǎn)上的金屬凸塊。 作為凸塊金屬的優(yōu)選選擇是金或銅。絕緣襯底可以是(舉例來(lái)說(shuō))約50μπι到300μπι厚 的聚酰亞胺帶。所述襯底具有第一及第二表面、外圍及由外圍區(qū)域環(huán)繞的中心區(qū)域。在下一工藝步驟中，通過(guò)例如激光鉆孔、機(jī)械鉆孔或蝕刻等技術(shù)在所述襯底中開(kāi) 辟通孔，從而使所述通孔從第一表面延伸到第二表面。一群組通孔占據(jù)來(lái)自若干線及若干 行的有規(guī)則間距的二維陣列的一群組選定位點(diǎn)。第一多個(gè)選定位點(diǎn)散布于整個(gè)中心襯底區(qū) 域中，且第二多個(gè)選定位點(diǎn)散布于整個(gè)外圍襯底區(qū)域中。所述陣列存在未選位點(diǎn)，其優(yōu)選地從外圍到中心區(qū)域布置成若干線及若干行，從 而在所述襯底的第一表面上界定若干自由帶。盡管對(duì)于許多BGA裝置來(lái)說(shuō)外圍襯底區(qū)域中 的未選位點(diǎn)可關(guān)于經(jīng)對(duì)準(zhǔn)的線及行而與中心襯底區(qū)域中的未選位點(diǎn)對(duì)準(zhǔn)是優(yōu)選的，但此條 件并非必需。在下一步驟中，通過(guò)層壓工藝(舉例來(lái)說(shuō))在第一表面上沉積金屬箔片。所述箔 片可由銅或銅合金制成并在從約6μπι到18 μ m的厚度范圍中且覆蓋所述通孔。通過(guò)在所 述金屬箔片上鋪設(shè)光致抗蝕劑圖案從而保護(hù)所述箔片的一部分同時(shí)通過(guò)蝕刻移除暴露的 金屬部分來(lái)圖案化所述箔片；此后，移除所述光致抗蝕劑。如此形成的圖案是金屬焊盤與跡 線的經(jīng)互連網(wǎng)絡(luò)。優(yōu)選地，所述跡線具有在約10 μ m與20 μ m之間的寬度，且在所述跡線平 行伸展的地方，其維持在約15 μ m與25 μ m之間的從中心到中心的間距。所述跡線的寬度 及間距僅為實(shí)例。隨著工業(yè)的趨勢(shì)，今后其無(wú)疑將會(huì)變得更小。金屬網(wǎng)絡(luò)經(jīng)設(shè)計(jì)使得所述焊盤位于所述通孔上方且由所述跡線連接到襯底外圍 以實(shí)現(xiàn)到鍍敷條的連接。特定來(lái)說(shuō)，圖案化所述跡線以便將多個(gè)跡線通道化于自由帶中。優(yōu) 選地，如果需要將最大數(shù)目個(gè)跡線通道化于自由帶中，那么所述跡線在自由帶中大致平行 伸展。接下來(lái)，在所述襯底上方安置稱為焊料掩模的絕緣掩模。接著在掩模中開(kāi)辟位于中心襯底區(qū)域中的窗口且其經(jīng)定位以暴露所述跡線的匹配芯片觸點(diǎn)位置的部分。使用金 屬沉積工藝(優(yōu)選地為電鍍技術(shù))，在暴露于焊料掩模窗口中的跡線部分上沉積可接合且 可焊接金屬的涂層，還在暴露于所述通孔內(nèi)側(cè)的金屬箔片上沉積可接合且可焊接金屬的涂 層。通過(guò)此沉積步驟，暴露的跡線部分經(jīng)制備以變成凸塊墊，且所述通孔經(jīng)變換以變成導(dǎo)電 導(dǎo)通孔。在優(yōu)選沉積工藝中，首先在銅箔片上鍍敷約Iym厚度的鎳涂層，且接著在鎳涂層 上鍍敷約2 μ m到3 μ m厚的金涂層。在任選步驟中，在執(zhí)行鎳鍍敷之前，可首先在暴露的銅金屬箔片上沉積在10 μ m 到20 μ m的優(yōu)選厚度范圍中的銅涂層。此銅涂層給焊盤及跡線且在通孔中添加少許強(qiáng)度及 剛度。在下一工藝步驟中，通過(guò)將芯片凸塊附接到凸塊墊而將半導(dǎo)體芯片組裝于襯底 上。優(yōu)選地，此附接步驟涉及金到金相互擴(kuò)散。作為芯片附接的結(jié)果，將所述芯片定位于中 心襯底區(qū)域中的導(dǎo)通孔上的焊盤上方，從而提供使用芯片區(qū)下方的這些導(dǎo)通孔作為非共用 網(wǎng)指派中的信號(hào)連接的機(jī)會(huì)。在下一工藝步驟中，在第二襯底表面上使焊料本體回流到導(dǎo)通孔中且用金屬完全 填充所述導(dǎo)通孔，從而在所述導(dǎo)通孔外側(cè)留下相當(dāng)大量的焊料材料以用于連接到外部部 件。在組裝芯片的步驟之后，可執(zhí)行任選工藝步驟以增強(qiáng)BGA裝置的可靠性。在此步 驟中，用聚合物前驅(qū)物化合物填充所組裝芯片與絕緣體掩模之間的任何空間；常常將此化 合物稱為底填充材料，這是因?yàn)樗銮膀?qū)物是通過(guò)毛細(xì)管力拉動(dòng)到芯片與絕緣體掩模之間 的空間中的。在底填充步驟之后，允許所述前驅(qū)物在高溫下聚合。在底填充步驟之后，另一任選工藝步驟是用保護(hù)性聚合物化合物囊封襯底表面， 包含絕緣體掩模及所組裝芯片。優(yōu)選方法是使用基于環(huán)氧樹(shù)脂的填充物增強(qiáng)的化合物的模 制技術(shù)。此步驟之后是在高溫下使所述化合物聚合(硬化)。本發(fā)明適用于倒裝芯片BGA型封裝中的任一類型的半導(dǎo)體芯片、離散或集成電 路。半導(dǎo)體芯片的材料可包括硅、硅鍺、砷化鎵或用于集成電路制造中的任一其它半導(dǎo)體或 化合物材料。本發(fā)明適用于中心區(qū)域中及外圍區(qū)域中的二維位點(diǎn)陣列具有不同間距的BGA襯 底。那些襯底可包含在外圍與中心區(qū)域之間偏移的未選陣列位點(diǎn)。本發(fā)明適用于襯底具有一個(gè)或一個(gè)以上金屬層且因此具有多于一個(gè)跡線層級(jí)的 BGA裝置。本發(fā)明所涉及領(lǐng)域的技術(shù)人員將了解，所主張的本發(fā)明內(nèi)可能有許多其它變化形 式及實(shí)施例。
權(quán)利要求
一種電子裝置，其包括半導(dǎo)體芯片，其具有位于芯片觸點(diǎn)上的金屬凸塊；絕緣襯底，其具有由外圍區(qū)域環(huán)繞的中心區(qū)域，所述襯底具有第一表面及第二表面、邊緣以及位于所述第一表面上的經(jīng)圖案化金屬箔片；所述襯底進(jìn)一步包含從所述第一表面延伸到所述第二表面的導(dǎo)電導(dǎo)通孔，所述導(dǎo)通孔占據(jù)第一群組選定位點(diǎn)及第二群組選定位點(diǎn)；第一組選定位點(diǎn)位于所述中心區(qū)域中且形成第一間距的并具有位于陣列位點(diǎn)處的導(dǎo)通孔的第一二維陣列；第二組選定位點(diǎn)位于所述外圍區(qū)域中且形成第二間距的并具有位于陣列位點(diǎn)處的導(dǎo)通孔的第二二維陣列；自由帶，其位于所述第一陣列中及所述第二陣列中，每一自由帶由無(wú)導(dǎo)通孔的鄰近陣列位點(diǎn)群集界定；金屬箔片圖案包含安置于所述導(dǎo)通孔上方的焊盤；及將焊盤連接到所述襯底邊緣的跡線；安置于所述自由帶中的多個(gè)跡線；跡線墊，其位于所述第一表面上且匹配所述芯片觸點(diǎn)；且所述半導(dǎo)體芯片附接到所述中心襯底區(qū)域，所述金屬凸塊接觸所述跡線墊。
2.根據(jù)權(quán)利要求1所述的裝置，其進(jìn)一步包含位于所述第二襯底表面上的焊料本體， 所述焊料本體附接到所述導(dǎo)電導(dǎo)通孔。
3.根據(jù)權(quán)利要求1所述的裝置，其中所述自由帶是平行于位于其中的所述跡線定向的。
4.根據(jù)權(quán)利要求1所述的裝置，其中外圍襯底區(qū)域中的自由帶與所述中心區(qū)域中的自 由帶對(duì)準(zhǔn)。
5.根據(jù)權(quán)利要求1所述的裝置，其中所述跡線連接到電鍍條。
6.根據(jù)權(quán)利要求1所述的裝置，其中除了所述導(dǎo)通孔中的導(dǎo)電金屬以外，所述襯底在 所述第一表面與所述第二表面之間無(wú)導(dǎo)電金屬。
7.一種用于制作電子裝置的方法，其包括以下步驟在襯底中開(kāi)辟通孔，所述通孔從第一表面延伸到第二表面；將所述通孔定位于在所述第一表面的中心區(qū)域處形成第一間距的第一二維陣列及在 所述第一表面的外圍區(qū)域處形成第二間距的第二二維陣列的選定位點(diǎn)處；在所述第一陣列及所述第二陣列中形成自由帶，每一自由帶由無(wú)通孔的陣列位點(diǎn)群集 界定；在所述第一表面上沉積金屬箔片；圖案化所述金屬箔片并在所述通孔上方形成焊盤及將焊盤連接到所述襯底的邊界的 跡線；將跡線平行地安置于所述自由帶中； 安置絕緣體掩模；在所述掩模中開(kāi)辟位于所述中心區(qū)域中及所述跡線的若干部分上的窗口 ； 在暴露的跡線部分上以及所述通孔中沉積可接合且可焊接金屬的涂層； 將芯片附接到所述襯底；及在所述第二襯底表面上將焊料本體附接到導(dǎo)通孔，從而填充所述導(dǎo)通孔。
8.根據(jù)權(quán)利要求7所述的方法，其進(jìn)一步包含用聚合物前驅(qū)物化合物填充所組裝的芯 片與所述絕緣體掩模之間的空間。
9.根據(jù)權(quán)利要求7所述的方法，其進(jìn)一步包含用保護(hù)性聚合物化合物囊封包含所述絕 緣體掩模及所述所組裝的芯片的所述襯底表面，并硬化所述化合物。
10.根據(jù)權(quán)利要求7所述的方法，其中絕緣襯底是由聚合物化合物制成的在從約50μ m 到300 μ m的厚度范圍中的帶。
11.根據(jù)權(quán)利要求7所述的方法，其中所述金屬箔片由銅制成且具有在從約6μπι到 18 μ m的范圍中的厚度。
12.根據(jù)權(quán)利要求7所述的方法，其中所述跡線具有在約10μ m與20 μ m之間的寬度。
13.根據(jù)權(quán)利要求7所述的方法，其中通過(guò)電鍍來(lái)執(zhí)行所述沉積金屬的步驟。
14.根據(jù)權(quán)利要求7所述的方法，其進(jìn)一步包含在所述圖案化所述金屬箔片的步驟之 后沉積金屬以在所述焊盤及跡線上以及所述通孔中添加一層的步驟。
15.根據(jù)權(quán)利要求14所述的方法，其中通過(guò)電鍍來(lái)執(zhí)行所述沉積金屬的步驟。
全文摘要
本發(fā)明涉及一種具有單金屬層式襯底的半導(dǎo)體倒裝芯片球柵陣列封裝(600)。當(dāng)可路由二維陣列的位點(diǎn)(611)以進(jìn)行金屬鍍敷(620)時(shí)，所述位點(diǎn)變得可用于將信號(hào)(非共用網(wǎng)指派)I/O類型的焊料球附接到芯片區(qū)(601)下方的所述襯底。通過(guò)中斷所述位點(diǎn)陣列從所述襯底的邊緣(602)朝向所述芯片下方的中心的周期性來(lái)開(kāi)辟出用以放置最大數(shù)目個(gè)(614)信號(hào)路由跡線的空間。優(yōu)選地通過(guò)消減所述二維陣列的完全經(jīng)對(duì)準(zhǔn)的線及行的數(shù)目來(lái)中斷所述周期性。
文檔編號(hào)G05F1/00GK101911291SQ200880123744
公開(kāi)日2010年12月8日 申請(qǐng)日期2008年10月30日 優(yōu)先權(quán)日2007年11月1日
發(fā)明者凱文·萊恩, 彼得·R·哈珀, 戴維·G·旺托爾, 肯尼思·R·賴內(nèi)爾 申請(qǐng)人:德州儀器公司