專利名稱：帶隙基準電壓產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及數(shù)?；旌霞呻娐?，特別是涉及一種帶隙基準電壓產(chǎn)生電路。
背景技術(shù)：
在A/D, D/A以及等電流驅(qū)動芯片等數(shù)?；旌想娐吩O(shè)計中，芯片內(nèi)集成的 高性能基準源是必不可少的，隨著電路系統(tǒng)日趨復(fù)雜，對基準源的溫度系數(shù)及 電源抑制比要求越來越高。由于PN結(jié)二極管的正向電壓具有負溫度系數(shù)，而兩個工作在不同電流密度 下的雙極晶體管的基極-發(fā)射極電壓的差值具有正溫度系數(shù)。帶隙基準電壓利用 兩者進行適當加權(quán)，從而產(chǎn)生有較低溫度系數(shù)的電壓輸出。請參見圖1,其所示為傳統(tǒng)的帶隙基準電壓源產(chǎn)生電路，通過溫度一階補償 來降低溫度系數(shù)，只是它對運放的失調(diào)比較敏感，失調(diào)電壓會引起溫度系數(shù)指 標變壞，精度也不夠高，在實際運用中往往會需要啟用啟動電路，添加各種抗 失調(diào)的電路而使其面積增大頗多。實用新型內(nèi)容有鑒于此，本實用新型所要解決的技術(shù)問題是提供一種帶隙基準電壓產(chǎn)生 電路，以改善現(xiàn)有技術(shù)之不足。本實用新型提供一種帶隙基準電壓產(chǎn)生電路，包括偏置電路，在外界電 源的驅(qū)動下產(chǎn)生一驅(qū)動電流；恒流源電路，連接于上述偏置電路，在上述驅(qū)動 電流的作用下產(chǎn)生一偏置電流；帶隙核心電路，連接于上述恒流源電路，在上 述偏置電流的作用下產(chǎn)生一輸出電壓；第一振蕩信號選擇電路與第二振蕩信號 選擇電路，在兩個互補的振蕩信號控制下，交替選通所述帶隙核心電路；補償 電路，連接于上迷帶隙核心電路，對上述輸出電壓進行補償后輸出；濾波電路，5連接于上述補償電路，對補償電路的輸出進行濾波后輸出 一參考電壓。進一步的，上述帶隙核心電路，包括第一PNP晶體管，其基極與集電極 接地，發(fā)射極經(jīng)第一電阻耦接恒流源電路；第二PNP晶體管，其基極與集電極 接地,發(fā)射極經(jīng)第三電阻與第二電阻耦接恒流源電路；第七PMOS管、第八PMOS 管、第九NMOS管與第十NMOS管，其中第七PMOS管的源端與第八PMOS 管的源端連接，且共同耦接于恒流源電路；第七PMOS管的柵端接到第二振蕩 信號選擇電路的信號輸出端，漏端接到第九NMOS管的漏端；第八PMOS管的 柵端接到第二振蕩信號選擇電路的信號輸出端，漏端接到第十NMOS管的漏端； 第九NMOS管的源端接地，柵端接到第十NMOS管的柵端；第十NMOS管的 源端接地。進一步的，上述第一振蕩信號選擇電路，包括第十二PMOS管、第十三 PMOS管、第十四PMOS管、第十五PMOS管。其中，第十二PMOS管，其襯底 與源端接到第十三PMOS管的襯底與源端，上述第十二 PMOS管的漏端接到第 十四PMOS管的漏端，共同連到上述第七PMOS管的漏端，上述第十二PMOS 管的柵端連到第十五PMOS管的柵端；上述第十三PMOS管的柵端連到上述第 十四PMOS管的柵端，其漏端與上迷第十五PMOS管的漏端共同連到上述第八 PMOS管的漏端；上述第十五PMOS管的襯底與源端接到上述第十NMOS管的 柵端；上述第十四PMOS管的襯底與源端接到上述第九NMOS管的柵S 。進一步的，上述第二振蕩信號選擇電路，包括第十六PMOS管、第十七 PM0S管、第十八PMOS管、第十九PMOS管。其中，第十六PMOS管，其襯 底與源端共同接到上述第一 PNP晶體管的發(fā)射極，其漏端接到第十七PMOS管 的漏端，柵端接到第十九PMOS管的柵端；第十七PMOS管的襯底與源端共同 接到上述第二電阻與上述第三電阻的連接點，柵端接到第十八PMOS管的柵端； 第十九PMOS管的源端與襯底共同接到上述第十七PMOS管的源端，漏端接到 上述第十八PMOS管的漏端；上述第十八PMOS管的源端與襯底共同tf到上述 第十六PMOS管的源端。進一步的，上述偏置電路，包括第一PMOS管、第二PMOS管、第三NMOS 管與第四NMOS管。其中，第一PMOS管，其襯底與源端接到電源，柵端與漏 端接到第二 PMOS管的源端；上述第二 PMOS管的襯底連到源端，柵端接到地，漏端接到第三NMOS管的漏端；上述第三NMOS管的柵端接到電源，襯底與源 端接到第四NMOS管的漏端；上述第四NMOS管的襯底與源端接地，柵端與漏 端相連。進一步的，上述恒流源電路，包括第五PMOS管與第六PMOS管。其中， 上述第五PMOS管，柵端接到上述第一 PMOS管的柵端，襯底與源端接到源， 漏端接到第一電阻與第二電阻的連接點；上述第六PMOS管，柵端接到上述第 五PMOS管的柵端，襯底與源端接到電源，漏端接到上述第七PMOS管的源端。進一步的，上述補償電路，包括第十一NMOS管，其襯底與源端接地， 柵端接上述第一振蕩信號選擇電路的上述第十三PMOS管的源端，漏端接到上 述恒流源電路的上述第五PMOS管的漏端；第一電容，其一端接上述第十一 NMOS管的柵端，另一端接上述第十一NMOS管的漏端。進一步的，上述濾波電路，包括第四電阻、第五電阻、第二電容、以及 第三電容。其中，第四電阻；第五電阻；第二電容；以及第三電容；其中上述 第四電阻的一端接到上述第十一 NMOS管的漏端，另 一端經(jīng)過上述第五電阻連 到上述第三電容；上述第三電容的另一端接地；上述第二電容一端接上述第四 電阻與上述第五電阻的連接點，另一端接地；上述第三電容與上述第五電阻的 連接處輸出參考電壓。進一步的，上述濾波電路是通過對多晶硅打孔，利用寄生效應(yīng)等價RC電路 來得到的。綜上所述，本實用新型的帶隙基準電壓產(chǎn)生電路與現(xiàn)有技術(shù)相比，具有較 低的溫度系數(shù)，這是通過振蕩信號選擇電路來克服運放失配對溫度系數(shù)的負面 影響來實現(xiàn)的。而且，本實用新型中濾波電路是通過對多晶硅打孔得到的，可 以節(jié)省電路面積，降低成本。


圖1為現(xiàn)有技術(shù)中帶隙基準電壓源電路原理圖；圖2為本實用新型一實施例所提供的帶隙基準電壓產(chǎn)生電路的原理圖；圖3為本實用新型一實施例所提供的帶隙基準電壓產(chǎn)生電路的電路圖；圖4為本實用新型一實施例所提供的帶隙基準電壓產(chǎn)生電路的溫度系數(shù)仿真結(jié)果；圖5為多晶硅打孔圖及打孔后的等效電路圖。
具體實施方式
為使本實用新型的目的、特征更明顯易懂，給出較佳實施例并結(jié)合附圖， 對本實用新型作進一步說明。請結(jié)合參見圖2，其所示為本實用新型一實施例所提供的帶隙基準電壓產(chǎn)生 電路的原理圖。該包括偏置電路l，在外界電源的驅(qū)動下產(chǎn)生一驅(qū)動電流；恒 流源電路3，連接于上述偏置電路l，在上述驅(qū)動電流的作用下產(chǎn)生一偏置電流； 帶隙核心電路2，連接于上述恒流源電路3，在上述偏置電流的作用下產(chǎn)生一輸 出電壓；振蕩信號選擇電路I5與第二振蕩信號選擇電路H6，在兩個互補的振 蕩信號控制下，交替選通所述帶隙核心電路2;補償電路4，連接于上述帶隙核 心電路2，對上述輸出電壓進行補償后輸出；濾波電路7，連接于上述補償電路 4,對補償電路4的輸出進行濾波后輸出一參考電壓。當電源電壓上電時，偏置電路1啟動，產(chǎn)生電流驅(qū)動恒流源電路3工作， 為帶隙核心基準電路2提供偏置電流，帶隙核心基準電路2輸出信號VI，反饋 到輸入端，正常工作后運放的兩輸入端電壓扭等，其中補償電路4中的電容是 可以增加相位裕度，改善運放的幅頻特性，增加運放的穩(wěn)定性。其中作為抗失 配的設(shè)計的兩個振蕩信號選擇電路5， 6的S, S信號可以通過振蕩電路級聯(lián)而 產(chǎn)生，頻率可以根據(jù)級聯(lián)的電路的個數(shù)而定。在本實施例中是一個占空比為50% 的振蕩器，其頻率在lMHz左右。5， 6兩個振蕩信號選擇電路正好交替引入失 配誤差，使誤差互補出現(xiàn)，在一定的頻率下可以有效地抑制失配對電路精度的 影響。而最后的濾波電路7恰恰是為了消除振蕩選褲，信號引入的諧波分量而設(shè) 計的，可以通過在芯片上設(shè)計電容與多晶電阻來實現(xiàn)，但考慮引入電容往往會 增加面積，故在此重新引入了一種新的RC濾波電路i殳計方法，即在多晶硅電阻 上打孔，利用其寄生效應(yīng)來達到濾波的效果，從而大大節(jié)省面積，濾波后的信 號輸出Vref作為參考電壓輸出。該帶隙基準電壓產(chǎn)生電路與現(xiàn)有技術(shù)相比，具 有較低的溫度系數(shù)，這是通過振蕩信號選擇電路5， 6來克服運放失配對溫度系 數(shù)的負面影響來實現(xiàn)的。 -8為了更加清楚地說明本實用新型，請參見圖3，其所示為本實用新型一實施 例所提供的帶隙基準電壓產(chǎn)生電路的電路圖。該帶隙基準源包括帶隙基準核心 電路2和偏置電流產(chǎn)生電路1、恒流源偏置3、振蕩信號選擇電路5、 6，補償電 3各4、濾波電路7。帶隙核心電路2包括PNP晶體管Ql，該管的基極與集電極接地，發(fā)射極經(jīng) 電阻Rl接到PMOS管M5的漏端；PNP晶體管Q2, Q2的基極與集電極接地， 發(fā)射極接到R3的一端，R3的另 一端經(jīng)R2接到M5的漏端；PMOS管M7，該管 的源端與襯底接到PMOS管M6的漏端，柵端接到振蕩信號選擇電路6的X信 號輸出端，漏端接到NMOS管M9的漏端；M9的村底與源端接地,柵端接NMOS 管M10的柵端；M10的村底與源端接地，漏端接到PMOS管M8的漏端；M8 的襯底與源端接到M7的源端，柵端則接到振蕩信號選擇電路6的Y信號輸出 端。偏置電路l包括PM0S管M1，該管的襯底與源端接到電源，柵端與漏端接 到PMOS管M2的源端；M2的襯底連到源端，柵端接到地，漏端接到NMOS 管M3的漏端；M3的柵端接到電源，襯底與源端接到NMOS管M4的漏端；M4 的襯底與源端接地，柵端與漏端相連。恒流源電路3包括PMOS管M5，柵端接到M1的柵端，襯底與源端接到電 源，漏端接到電阻R1， R2連接點。PMOS管M6，柵端接到M5的柵端，襯底 與源端接到電源，漏端接到M7的源端。補償電路4包括NMOS管Mll， Mil的襯底與源端接地，柵端接振蕩信號 選擇電路5的PMOS管MF的源端，漏端接到恒流源電路3的M5的漏端；電 容Cl, 一端接M11的4冊端，另一端4妄M11的漏端。振蕩信號選擇電路5包括PMOS管ME，襯底與源端接到PMOS管MF的襯 底與源端，ME的漏端接到PMOS管MG的漏端，共同連到M7的漏端，ME的 柵端連S'J PMOS管MH的柵端；MF的柵端連到MG的柵端，漏端與MH的漏 端共同連到M8的漏端；MH的襯底與源端接到M10的柵端；MG的襯底與源 端接到M9的4冊端。振蕩信號選擇電路6包括PMOS管MA，村底與源端共同接到Ql的發(fā)射極， 漏端接到PMOS管MB的漏端，柵端接到PMOS管MD的柵端；MB的村底與源端共同接到R2， R3的連接點，柵端接到PMOS管MC的柵端；MD的源端 與襯底共同接到MB的源端，漏端接到MC的漏端；MC的源端與襯底共同接到 MA的源端。濾波電路7包4舌電阻R4， R5，電容C2， C3。 R4的一端接到Mil的漏端， 另 一端經(jīng)過R5連到C3; C3的另 一端接地；C2 —端接R4與R5的連接點，另 一端接地。C3與R5的連接處即為Vref信號輸出。正溫度系數(shù)特性的7尸 ^r電流的電路是通過Ql, Q2和R3來實現(xiàn)的，在這里Q2的面積正好是Ql的n倍。/尸L4"i 3 = AFiB五=—F5五2 = ^Tln("/o〃s)-PTln(/o〃" = PTln",人而得到/i^r"PTlnw)/化,該電流是正溫度系數(shù)的。根據(jù)電流關(guān)系，算出PW如下: = /尸r力r (及2+i 3)+F5五2 = (PT ln w)(/ 2+i 3) / 7 3 + F^:2在室溫下3K腿/3r《—L5mr/。K，而^T/3r《+0.087mF/X,所以在保證 R1與R2相等的前提下，調(diào)整R2， R3的比值，就可以在理論上實現(xiàn)該溫度下的 零溫度系數(shù)。只是現(xiàn)實中很難達到較低的溫度系數(shù)，電源，噪聲和運放結(jié)構(gòu)失 調(diào)都會造成溫度系數(shù)的惡化。在本電路中，運放差分輸入對管M7,M8的失配以 及電流鏡對管M9，M10的失配都會對電路精度產(chǎn)生影響，為減小電流鏡失配對 溫度系數(shù)的影響，采用振蕩信號選擇電路5， S和^是振蕩器的兩個互補的信號輸 出，成對相反出現(xiàn)，ME、 MH開通時，MF、 MG關(guān)閉，Tl成為運放的輸出,T2與 T3短接,ME、MH關(guān)閉，則MF、MG開通，T2成為運放的輸出，T1、T3短接。NMOS 管M9，M10形成電流鏡電路，且動態(tài)切換來補償失配引起的誤差.相對應(yīng)的，當 ME，MH開通時，MA，MD開通，MB，MC關(guān)閉，X從Ql發(fā)射極引出，Y從Q2發(fā)射極 引出，反之則X從Q2發(fā)射極引出,Y從Ql發(fā)射極引出.隨著振蕩頻率運放輸入端 不停的切換輸入信號,輸入信號在輸入端交替出現(xiàn)從而達到了補償輸入對管失配 的作用.通過這兩個振蕩信號選擇電路,把運放結(jié)構(gòu)失調(diào)對溫度系數(shù)的影響降至 最低.在本實用新型的一實施例中，請參見圖4，其所示為本實用新型一實施例所 提供的帶隙基準電壓產(chǎn)生電路的溫度系數(shù)仿真結(jié)果。在0.6um BCD工藝庫下用 hspice仿真得出-40°C ~ 85 °C范圍內(nèi)溫度系數(shù)為120ppm。這是一個可以接受的 值 由于引入振蕩信號選擇電路，使得直接輸出信號上有許多的毛刺，為了濾掉這些多余的頻率分量，恰當?shù)倪x擇R與C值，可以濾掉不需要的頻率分量。在本實用新型的一實施例中，為了精筒面積，節(jié)省成本，在濾波電路7中， 沒有直接用電阻與面電容，而是采用多晶硅上打孔的辦法，請參見圖5，多晶硅 50上每多打一個孔，就相當于多了一個寄生電容，兩個孔之間的距離則根據(jù)所 需的R值與方塊值換算可得。這正是利用EMC的原理來達到濾波的作用。綜上所述，本實用新型的帶隙基準電壓產(chǎn)生電路與現(xiàn)有技術(shù)相比，具有較 低的溫度系數(shù)，這是通過振蕩信號選擇電路來克服運放失配對溫度系數(shù)的負面 影響來實現(xiàn)的。而且，本實用新型中濾波電路是通過對多晶硅打孔得到的，可 以節(jié)省電路面積，降低成本。雖然本實用新型已以較佳實施例揭露如上，然其并非用以限定本實用新型， 任何熟習(xí)此技術(shù)者，在不脫離本實用新型的精神和范圍內(nèi)，當可作些許的更動 與潤飾，因此本實用新型的保護范圍當視權(quán)利要求書所界定者為準。
權(quán)利要求1.一種帶隙基準電壓產(chǎn)生電路，其特征在于，包括偏置電路，在外界電源的驅(qū)動下產(chǎn)生驅(qū)動電流；恒流源電路，連接于上述偏置電路，在上述驅(qū)動電流的作用下產(chǎn)生偏置電流；帶隙核心電路，連接于上述恒流源電路，在上述偏置電流的作用下產(chǎn)生輸出電壓；第一振蕩信號選擇電路與第二振蕩信號選擇電路，在兩個互補的振蕩信號控制下，交替選通所述帶隙核心電路；補償電路，連接于上述帶隙核心電路，對上述輸出電壓進行補償后輸出；濾波電路，連接于上述補償電路，對補償電路的輸出進行濾波后輸出參考電壓。
2. 根據(jù)權(quán)利要求1所述的帶隙基準電壓產(chǎn)生電路，其特征在于，其中上述 帶隙核心電路，包括第一PNP晶體管，其基極與集電極接地，發(fā)射極經(jīng)第一電阻耦接恒流源電路；第二PNP晶體管，其基極與集電極接地，發(fā)射極經(jīng)第三電阻與第二電阻耦 接恒流源電路;第七PMOS管、第八PMOS管、第九NMOS管與第十NMOS管，其中 第七PMOS管的源端與第八PMOS管的源端連接，且共同耦接于恒流源電路；第七PMOS管的柵端接到第二振蕩信號選擇電路的信號輸出端，漏端接到 第九NMOS管的漏端；第八PMOS管的柵端接到第二振蕩信號選擇電路的信號輸出端，漏端接到 第十NMOS管的漏端；第九NMOS管的源端接地，柵端接到第十NMOS管的柵端；第十NMOS管的源端接地。
3. 根據(jù)權(quán)利要求2所迷的帶隙基準電壓產(chǎn)生電路，其特征在于，其中上述第一振蕩信號選擇電路，包括第十二PMOS管、第十三PMOS管、第十四PMOS 管、第十五PMOS管，其中第十二PMOS管，其襯底與源端接到第十三PMOS管的襯底與源端，上述 第十二 PMOS管的漏端接到第十四PMOS管的漏端，共同連到上述第七PMOS 管的漏端，上述第十二 PMOS管的柵端連到第十五PMOS管的柵端；上述第十三PMOS管的柵端連到上述第十四PMOS管的柵端，其漏端與上 述第十五PMOS管的漏端，共同連到上述第八PMOS管的漏端；上述第十四PMOS管的襯底與源端接到上述第九NMOS管的柵端；上述第十五PMOS管的襯底與源端接到上述第十NMOS管的柵端。
4. 根據(jù)權(quán)利要求3所述的帶隙基準電壓產(chǎn)生電路，其特征在于，其中上述 第二振蕩信號選擇電路，包括第十六PMOS管、第十七PMOS管、第十八PMOS 管、第十九PMOS管，其中上述第十六PMOS管，其襯底與源端共同接到上述第一PNP晶體管的發(fā)射 極，其漏端接到第十七PMOS管的漏端，柵端接到第十九PMOS管的柵端；上述第十七PMOS管的襯底與源端共同接到上述第二電阻與上述第三電阻 的連接點，柵端接到第十八PMOS管的柵端；上述第十八PMOS管的源端與襯底共同接到上述第十六PMOS管的源端；上述第十九PMOS管的源端與襯底共同接到上述第十七PMOS管的源端， 漏端接到上述第十八PMOS管的漏端。
5. 根據(jù)權(quán)利要求4所述的帶隙基準電壓產(chǎn)生電路，其特征在于，其中上述 偏置電路，包括第一PMOS管、第二PMOS管、第三NMOS管與第四NMOS 管，其中上述第一 PMOS管，其襯底與源端接到電源，柵端與漏端接到上述第二 PMOS管的源端；上述第二PMOS管的襯底連到源端，柵端接到地，漏端接到上述第三NMOS 管的漏端；上述第三NMOS管的柵端接到電源，襯底與源端接到上述第四NMOS管的 漏端；上述第四NMOS管的襯底與源端接地，柵端與漏端相連。
6. 根據(jù)權(quán)利要求1所述的帶隙基準電壓產(chǎn)生電路，其特征在于，其中上述 恒流源電路，包括第五PMOS管與第六PMOS管，其中上述第五PMOS管，柵端接到上述第一PMOS管的柵端，襯底與源端接到 電源，漏端接到上述第 一 電阻與上述第二電阻的連接點；上述第六PMOS管，柵端接到上述第五PMOS管的柵端，襯底與源端接到 電源，漏端接到上述第七PMOS管的源端。
7. 根據(jù)權(quán)利要求6所述的帶隙基準電壓產(chǎn)生電路，其特征在于，其中上述 補償電路，包括第十一NMOS管，其襯底與源端接地，柵端接上述第一振蕩信號選擇電路 的上述第十三PMOS管的源端，漏端接到上述恒流源電路的上述第五PMOS管 的漏端；第一電容，其一端接上述第十一 NMOS管的柵端，另一端接上述第十一 NMOS管的漏端。
8. 根據(jù)權(quán)利要求7所述的帶隙基準電壓產(chǎn)生電路，其特征在于，其中上述 濾波電路，包括第四電阻、第五電阻、第二電容、以及第三電容，其中上述第四電阻的一端接到上述第十一 NMOS管的漏端，另 一端經(jīng)過上述第 五電阻連到上述第三電容；上述第三電容的另 一端接地；上述第二電容一端接上述第四電阻與上述第五電阻的連接點，另 一端接地； 上述第三電容與上述第五電阻的連接處輸出參考電壓。
9. 根據(jù)權(quán)利要求1所述的帶隙基準電壓產(chǎn)生電路，其特征在于，其中上述 濾波電路是通過對多晶硅打孔，利用寄生效應(yīng)等價RC電路來得到的。
專利摘要本實用新型提供一種帶隙基準電壓產(chǎn)生電路，包括偏置電路，在外界電源的驅(qū)動下產(chǎn)生一驅(qū)動電流；恒流源電路，連接于上述偏置電路，在上述驅(qū)動電流的作用下產(chǎn)生一偏置電流；帶隙核心電路，連接于上述恒流源電路，在上述偏置電流的作用下產(chǎn)生一輸出電壓；第一振蕩信號選擇電路與第二振蕩信號選擇電路，在兩個互補的振蕩信號控制下，交替選通所述帶隙核心電路；補償電路，連接于上述帶隙核心電路，對上述輸出電壓進行補償后輸出；濾波電路，連接于上述補償電路，對補償電路的輸出進行濾波后輸出一參考電壓。
文檔編號G05F3/08GK201348745SQ200820157480
公開日2009年11月18日 申請日期2008年12月19日 優(yōu)先權(quán)日2008年12月19日
發(fā)明者范紅梅 申請人:上海集成電路研發(fā)中心有限公司