專利名稱：基準(zhǔn)電壓發(fā)生電路及設(shè)有該電路的恒壓電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及基準(zhǔn)電壓發(fā)生電路及設(shè)有該電路的恒壓電路，具體涉 及一種利用兩個場效應(yīng)晶體管的柵極的電極工作函數(shù)差原理的基準(zhǔn)電 壓發(fā)生電路及設(shè)有該電路的恒壓電路。
背景技術(shù)：
以往，有這樣一種基準(zhǔn)電壓發(fā)生電路，即將具有高濃度n型柵極的 場效應(yīng)晶體管和具有高濃度p型柵極的場效應(yīng)晶體管串聯(lián)，取出這兩個 場效應(yīng)晶體管的閾值電壓Vth的壓差作為基準(zhǔn)電壓Vref(例如，參照日 本特開2007-66043號公報)。這種場合，可對各個場效應(yīng)晶體管的溝道 寬度W與溝道長度L比S進(jìn)行調(diào)整，來獲得溫度特性良好的穩(wěn)定的基準(zhǔn)電 壓Vref。
圖l表示這種傳統(tǒng)基準(zhǔn)電壓發(fā)生電路的電路例。
如圖1，基準(zhǔn)電壓發(fā)生電路100由串聯(lián)在電源電壓VCC和地電壓GND 之間的n型場效應(yīng)晶體管Ma-Mc形成。場效應(yīng)晶體管Ma為形成在n型襯底 P阱內(nèi)的耗盡型晶體管;場效應(yīng)晶體管Mb及Mc分別形成在n型襯底p阱內(nèi)， 它們的襯底和溝道摻雜的雜質(zhì)濃度均相等，場效應(yīng)晶體管Mb具有高濃 度n型柵極，而場效應(yīng)晶體管Mc具有高濃度p型柵極。
在圖l的電路中,基準(zhǔn)電壓Vref由以下表達(dá)式(a)表示
Vref =VthMc- (KMb/KMc)1/2 X VthMb (a)
其中，KMb為場效應(yīng)晶體管Mb的導(dǎo)電系數(shù)，KMc為場效應(yīng)晶體管Mc 的導(dǎo)電系數(shù)，VthMb為場效應(yīng)晶體管Mb的閾值電壓，VthMc為場效應(yīng)晶 體管Mc的閾值電壓。
若使場效應(yīng)晶體管Mb和Mc的導(dǎo)電系數(shù)變得相等，則以上表達(dá)式(a) 變?yōu)橐韵卤磉_(dá)式(b):<formula>formula see original document page 6</formula> (b)
由上述表達(dá)式(b)可知，基準(zhǔn)電壓Vref是場效應(yīng)晶體管Mb和Mc的各
個閾值電壓的壓差。
圖l的基準(zhǔn)電壓發(fā)生電路100能夠產(chǎn)生穩(wěn)定的基準(zhǔn)電壓Vref而不受 工藝變化和電源電壓VCC變動的影響，可對場效應(yīng)晶體管Mb的溝道寬度 W與溝道長度L比Sb-W/L和場效應(yīng)Mc的溝道寬度W與溝道長度L比Sc-W/L
進(jìn)行調(diào)整，來獲得良好的溫度特性。
但是，由上述表示式(b)可知，圖1的基準(zhǔn)電壓發(fā)生電路100中，能 夠產(chǎn)生的基準(zhǔn)電壓Vref為場效應(yīng)晶體管Mb和Mc的各個閾值電壓的壓差， 即為場效應(yīng)晶體管Mb和Mc的各個柵極工作函數(shù)的差，如圖2所示，約為 IV。另外，對圖l場效應(yīng)晶體管Mb和Mc的各個工作點進(jìn)行仿真的結(jié)果如 圖3所示。在圖3中，Y軸表示漏極電流id，X軸表示漏極電壓Vd。由圖2 和圖3可知，在基準(zhǔn)電壓發(fā)生電路100中，為了進(jìn)行操作，電源電壓VCC 必須大于1V，因此，存在難以對應(yīng)低電壓動作的問題。

發(fā)明內(nèi)容
本發(fā)明就是為解決上述先有技術(shù)所存在的問題而提出來的，本發(fā) 明的目的在于提供一種能夠減少工藝變化、溫度變化以及電源電壓變 動所引起的基準(zhǔn)電壓的偏差，且可執(zhí)行低電壓動作的基準(zhǔn)電壓發(fā)生電 路及設(shè)有該電路的恒壓電路。
為了實現(xiàn)上述目的，本發(fā)明所采用的方案是:提供一種基準(zhǔn)電壓發(fā) 生電路，用于產(chǎn)生并輸出給定基準(zhǔn)電壓，其特征在于,包括
第一場效應(yīng)晶體管，其一端連接給定電源電壓，所述第一場效應(yīng) 晶體管具有高濃度n型柵極；
第二場效應(yīng)晶體管,其一端連接^ 述第一場效應(yīng)晶體管的另一端， 其另一端接地，所述第二場效應(yīng)晶體管具有高濃度P型柵極；
其中，所述第一場效應(yīng)晶體管的柵極和襯底柵極，以及所述第二場 效應(yīng)晶體管的襯底柵極分別接地，同時，所述第二場效應(yīng)晶體管的柵極 與所述第一和第二場效應(yīng)晶體管的連接點相連，從該連接點輸出所述基準(zhǔn)電壓。
本發(fā)明又提供一種基準(zhǔn)電壓發(fā)生電路，用于產(chǎn)生并輸出給定基準(zhǔn)
電壓,其特征在于,包括
第三場效應(yīng)晶體管，其一端與電源電壓連接，所述第三場效應(yīng)晶體 管是耗盡型n溝道型場效應(yīng)晶體管；
第一場效應(yīng)晶體管，其一端與所述第三場效應(yīng)晶體管的另一端連 接，所述第一場效應(yīng)晶體管具有高濃度n型柵極；
第二場效應(yīng)晶體管，其一端與所述第一場效應(yīng)晶體管的另一端連 接，其另一端接地，所述第二場效應(yīng)晶體管具有高濃度P型柵極；
其中，所述第一場效應(yīng)晶體管的柵極和襯底柵極，以及所述第二和 第三場效應(yīng)晶體管的各個襯底柵極分別接地，所述第三場效應(yīng)晶體管 的柵極與所述第一場效應(yīng)晶體管和第三場效應(yīng)晶體管的連接點相連， 同時，所述第二場效應(yīng)晶體管的柵極與所述第一場效應(yīng)晶體管和第二 場效應(yīng)晶體管的連接點相連,從該連接點輸出所述基準(zhǔn)電壓。
根據(jù)本發(fā)明的基準(zhǔn)電壓發(fā)生電路，其特征還在于,所述第二場效應(yīng) 晶體管的溝道寬度和溝道長度比S2小于所述第一場效應(yīng)晶體管的溝道 寬度和溝道長度比S1。
根據(jù)本發(fā)明的基準(zhǔn)電壓發(fā)生電路,其特征還在于，所述第一和第二 場效應(yīng)晶體管分別形成為使得所述第一場效應(yīng)晶體管的所述比S1與所 述第二場效應(yīng)晶體管的所述比S2之比S2/S1為0. 25-0. 60。
根據(jù)本發(fā)明的基準(zhǔn)電壓發(fā)生電路,其特征還在于，所述第一和第二 場效應(yīng)晶體管分別形成為使得第一場效應(yīng)晶體管的所述比S1與所述第 二場效應(yīng)晶體管的所述比S2之比S2/S1為0. 36-0. 40。 '
為了實現(xiàn)上述目的，本發(fā)明提供一種恒壓電路，基于通過基準(zhǔn)電壓 發(fā)生電路產(chǎn)生的給定基準(zhǔn)電壓，從輸入電壓產(chǎn)生紿定恒壓輸出，其特征 在于，所述基準(zhǔn)電壓發(fā)生電路包括
第一場效應(yīng)晶體管，其一端連接給定電源電壓，所述第一場效應(yīng) 晶體管具有高濃度n型柵極；
第二場效應(yīng)晶體管，其一端與所述第一場效應(yīng)晶體管的另一端連接，其另一端接地，所述第二場效應(yīng)晶體管具有高濃度P型柵極；
其中，所述第一場效應(yīng)晶體管的柵極和襯底柵極，以及所述第二場 效應(yīng)晶體管的襯底柵極分別接地，同時，所述第二場效應(yīng)晶體管的柵極
與所述第一和第二場效應(yīng)晶體管的連接點相連,從該連接點輸出所述 基準(zhǔn)電壓。
本發(fā)明又提供一種恒壓電路，基于通過基準(zhǔn)電壓發(fā)生電路產(chǎn)生的 給定基準(zhǔn)電壓，從輸入電壓產(chǎn)生給定恒壓輸出，其特征在于，所述基準(zhǔn) 電壓發(fā)生電路包括
第三場效應(yīng)晶體管，其一端與電源電壓連接，所述第三場效應(yīng)晶體
管是耗盡型n溝道型場效應(yīng)晶體管；
第一場效應(yīng)晶體管，其一端與所述第三場效應(yīng)晶體管的另一端連 接，所述第一場效應(yīng)晶體管具有高濃度n型柵極；
第二場效應(yīng)晶體管,其一端與所述第一場效應(yīng)晶體管的另一端連 接，其另一端接地，所述第二場效應(yīng)晶體管具有高濃度p型柵極；
其中，所述第一場效應(yīng)晶體管的柵極和襯底柵極，以及所述第二及 第三場效應(yīng)晶體管的各襯底柵極分別接地，所述第三場效應(yīng)晶體管的 柵極與所述第一和第三場效應(yīng)晶體管的連接點相連，同時，所述第二場 效應(yīng)晶體管的柵極與所述第一和第二場效應(yīng)晶體管的連接點相連，從 該連接點輸出所述基準(zhǔn)電壓。
根據(jù)本發(fā)明的恒壓電路，其特征還在于,所述第二場效應(yīng)晶體管的 溝道寬度與溝道長度比S2小于所述第一場效應(yīng)晶體管的溝道寬度與溝 道長度比S1。
根據(jù)本發(fā)明的恒壓電路，其特征還在于，所述第一和第二場效應(yīng)晶 體管分別形成為使得所述第一場效應(yīng)晶體管的所述比S1與所述第二場 效應(yīng)晶體管的所述比S2之比S2/S1為0. 25-0. 60。
根據(jù)本發(fā)明的恒壓電路，其特征還在于，所述第一和第二場效應(yīng)晶 體管分別形成為使得所述第一場效應(yīng)晶體管的所述比S1與所述第二場 效應(yīng)晶體管的所述比S2之比S2/S1為0. 36-0. 40。下面說明本發(fā)明的效果。
如上所述可知，按照本發(fā)明的基準(zhǔn)電壓發(fā)生電路及設(shè)有該電路的 恒壓電路,能減少因工藝變化、溫度變化以及電源電壓波動所引起的基 準(zhǔn)電壓的偏差，同時，可執(zhí)行低電壓動作，進(jìn)而，在恒壓電路中，能減少 輸出電壓的偏差。


圖l為表示以往的基準(zhǔn)電壓發(fā)生電路例的電路圖2表示圖l基準(zhǔn)電壓發(fā)生電路中的電源電壓VCC和基準(zhǔn)電壓Vref 的關(guān)系例圖3表示圖l場效應(yīng)晶體管Mb和Mc的工作點的仿真結(jié)果圖； 圖4為表示本發(fā)明第一實施例的基準(zhǔn)電壓發(fā)生電路例的電路圖； 圖5表示場效應(yīng)晶體管Ml和M2的各自Vgs-id特性例圖； 圖6為表示在場效應(yīng)晶體管Ml和M2的各自Vgs-id特性中因工藝變
化而引起的偏差的圖7表示圖4場效應(yīng)晶體管M1和M2的工作點的仿真結(jié)果圖； 圖8表示圖4基準(zhǔn)電壓發(fā)生電路中的電源電壓VCC和基準(zhǔn)電莊Vref
的關(guān)系例圖9為表示基準(zhǔn)電壓Vref對電源電壓依靠性的實驗數(shù)據(jù)圖； 圖10為表示對S2/Sl比的基準(zhǔn)電壓Vref溫度特性例的實驗數(shù)據(jù)圖； 圖11表示采用圖4基準(zhǔn)電壓發(fā)生電路1的恒壓電路例圖； 圖12表示采用圖4基準(zhǔn)電壓發(fā)生電路1的恒壓電路的另一例圖； 圖13為表示本發(fā)明第二實施例的基準(zhǔn)電壓發(fā)生電路例的電路圖； 圖14表示場效應(yīng)晶體管M3的Vgs-id特性例圖； 圖15表示基準(zhǔn)電壓Vref對電源電壓依靠性的實驗數(shù)據(jù)圖； 圖16表示對場效應(yīng)晶體管M2進(jìn)行再注入而閾值電壓Vth減少的量 和基準(zhǔn)電壓Vref的關(guān)系例具體實施方式
下面，結(jié)合附圖和實施例詳細(xì)說明本發(fā)明。 第一實施例
圖4是表示本發(fā)明第一實施例的基準(zhǔn)電壓發(fā)生電路例的電路圖。
參見圖4，基準(zhǔn)電壓發(fā)生電路l由n溝道型場效應(yīng)晶體管Ml和M2構(gòu)成， 該場效應(yīng)晶體管M1、 M2串聯(lián)在電源電壓VCC和地電壓GND之間。場效應(yīng) 晶體管M1構(gòu)成第一場效應(yīng)晶體管，場效應(yīng)晶體管M2構(gòu)成第二場效應(yīng)晶 體管。
場效應(yīng)晶體管M1、 M2分別形成在n型襯底的p阱內(nèi)，它們的襯底和溝 道摻雜濃度均相等，場效應(yīng)晶體管Ml具有高濃度n型柵極，而場效應(yīng)晶 體管M2具有高濃度p型柵極。場效應(yīng)晶體管Ml和M2的連接點Nout與場效 應(yīng)晶體管M2的柵極連接，該連接點Nout構(gòu)成提供基準(zhǔn)電壓Vret的輸出 端。場效應(yīng)晶體管M1的柵極和襯底柵極、以及場效應(yīng)晶體管M2的襯底 柵極分別接地GND，場效應(yīng)晶體管M1構(gòu)成恒流源。
在這種構(gòu)成中，基準(zhǔn)電壓Vref由以下表達(dá)式(l)表示。
Vref=VthM2-(KMl/KM2)1/2XVthMl (1)
其中，KM1為場效應(yīng)晶體管M1的導(dǎo)電系數(shù)，KM2為場效應(yīng)晶體管M2 的導(dǎo)電系數(shù)，VthMl為場效應(yīng)晶體管Ml的閾值電壓，VthM2為場效應(yīng)晶 體管M2的閾值電壓。
若使場效應(yīng)晶體管M1和M2的導(dǎo)電系數(shù)變得相等，則以上表達(dá)式(l) 變?yōu)橐韵卤磉_(dá)式(2):
Vref=VthM2-V醒 (2)
由上述表達(dá)式(2)可知，基準(zhǔn)電壓Vref是場效應(yīng)晶體管Ml和M2的各
個閾值電壓的壓差。
接著，圖5示出了表示圖4的場效應(yīng)晶體管M1和M2的各個柵極-源極 間電壓Vgs和漏極電流i d之間關(guān)系的各Vgs- i d特性。
在圖5中，如果從構(gòu)成恒流源的場效應(yīng)晶體管Ml流過idl漏極電流， 因場效應(yīng)晶體管M2與場效應(yīng)晶體管M1串聯(lián)，idl電流也會同樣流過場效 應(yīng)晶體管M2，此時的場效應(yīng)晶體管M1和M2的各個柵極-源極間電壓Vgs 的壓差就成為基準(zhǔn)電壓。因此，即使因工藝變化而襯底和溝道摻雜的雜質(zhì)濃度有偏差，場效
應(yīng)晶體管M1和M2的各濃度也同樣有偏差。因此，如圖6所示，場效應(yīng)晶體 管Ml和M2的各個Vgs-id特性均保持圖5關(guān)系，只有其左右方向的偏離， 幾乎不影響基準(zhǔn)電壓Vref的絕對值，從而能產(chǎn)生穩(wěn)定的基準(zhǔn)電壓Vref。 另外，從實驗結(jié)果可知，基準(zhǔn)電壓Vref的偏差被控制在土W左右，因此 能減少基準(zhǔn)電壓Vref的偏差。
圖7表示圖4的場效應(yīng)晶體管M1和M2的工作點的仿真結(jié)果圖。在圖7 中，Y軸表示漏極電流id， X軸表示漏極電壓Vd。
場效應(yīng)晶體管M1的柵極接地GND，因此，由圖7也可知，如果場效應(yīng) 晶體管M1的漏極電壓升高，場效應(yīng)晶體管M1的漏極電流就會急劇減少。 而場效應(yīng)晶體管M2的特性與圖l所示傳統(tǒng)場效應(yīng)晶體管Mc的特性相同。 如圖7所示，基準(zhǔn)電壓發(fā)生電路1的工作點是場效應(yīng)晶體管M1特性與場 效應(yīng)晶體管M2特性的交點，約為O. 6V，比如圖3所示傳統(tǒng)例中的約1V小 得多。因此，由表示圖4基準(zhǔn)電壓發(fā)生電路1中的電源電壓VCC和基準(zhǔn)電 壓Vref之間關(guān)系例的圖8可知，圖4基準(zhǔn)電壓發(fā)生電路能使基準(zhǔn)電壓 Vref變?yōu)榧sO. 5V，比如圖2所示傳統(tǒng)例小得多，達(dá)到基準(zhǔn)電壓Vref的低 電壓化的目的。
另一方面，即使使場效應(yīng)晶體管M1和M2的溝道區(qū)域的電位差的溫 度特性變得相等，也就是說使上述表達(dá)式(l)中的導(dǎo)電系數(shù)變得相等， 也因柵極的工作函數(shù)差所具備的溫度特性，所得到的基準(zhǔn)電壓Vref具 有約為-500ppm/度的溫度特性。
于是，可以分別對場效應(yīng)晶體管M1的溝道寬度W1與溝道長度L1比 S1(=W1/L1)和場效應(yīng)晶體管M2的溝道寬度W2與溝道長度L2比 S2 (=W2/L2)進(jìn)行調(diào)整,來改進(jìn)基準(zhǔn)電壓Vre f的溫度特性。
接著，圖9是表示圖4基準(zhǔn)電壓發(fā)生電路l中的基準(zhǔn)電壓Vref對電源 電壓的依靠性的實驗數(shù)據(jù)。
如上所述，圖4的基準(zhǔn)電壓發(fā)生電路1可以執(zhí)行低電壓動作，因此電 源電壓最多只需2V。由圖9可知，電源電壓VCC為2V時的基準(zhǔn)電壓Vref 的變化量是O. 3mV，由此可知，圖4的基準(zhǔn)電壓發(fā)生電路1受電源電壓波動的影響小。
圖10是表示對S2/Sl比的基準(zhǔn)電壓Vref的溫度特性例的實驗數(shù) 據(jù)，Y軸表示對溫度變化的基準(zhǔn)電壓Vref的變化量，X軸表示溝道寬度保 持不變，僅改變溝道長度時的S2/S1比。
由圖10可知，S2/S1比在0. 25-0. 6之間具有溫度特性的最小點。作 為該最小點的最合適的S2/S1比估計在0. 36-0. 40，由此可知，此時的溫 度特性約為40ppm/度。這樣，可以改變S2/S1值，來減小基準(zhǔn)電壓Vref 的溫度特性。
圖ll是表示采甩所述基準(zhǔn)電壓發(fā)生電路l的恒壓電路例圖。圖ll 示出了用于串聯(lián)調(diào)節(jié)器時的例。
在圖ll中，串聯(lián)調(diào)節(jié)器10由用于產(chǎn)生并輸出給定基準(zhǔn)電壓Vref的 基準(zhǔn)電壓發(fā)生電路l、誤差放大電路All、由PMOS晶體管構(gòu)成的輸出晶 體管M11 、以及輸出電壓檢測用的電阻R11及R22構(gòu)成。
輸出晶體管M11連接在輸入端IN和輸出端0UT之間，電阻R21及R22 串聯(lián)在輸出端OUT和地GND之間。電阻R21及R22對輸出電壓Vout進(jìn)行分 壓而產(chǎn)生分壓電壓Vfb后，向誤差放大電路A11的非反相輸入端輸出?；?準(zhǔn)電壓Vref輸入誤差放大電路A11的反相輸入端。誤差放大電路A1 l對 輸出晶體管M11的動作進(jìn)行控制，以使分壓電壓Vfb變?yōu)榛鶞?zhǔn)電壓Vref。 另夕卜，負(fù)載11連接在輸出端0UT和地GND之間。
圖12是表示使用所述基準(zhǔn)電壓發(fā)生電路1的恒壓電路的另 一例圖。 圖12示出了用于開關(guān)調(diào)節(jié)器時的例。
如圖12，開關(guān)調(diào)節(jié)器20包括:第一開關(guān)元件M21，其由PMOS晶體管構(gòu) 成，執(zhí)行用于控制輸入電壓Vin的輸出的開關(guān)操作；同步整流開關(guān)元件 M22，其由麗0S晶體管構(gòu)成；電感器L1及電容器C1，其構(gòu)成平滑電路；輸 出電壓檢測用的電阻R21和R22，其對輸出電壓Vo進(jìn)行分壓而產(chǎn)生分壓 電壓VFB輸出。
另外，開關(guān)調(diào)節(jié)器20還設(shè)有:基準(zhǔn)電壓發(fā)生電路1，其產(chǎn)生并輸出給 定基準(zhǔn)電壓Vref;誤差放大電路21，其對所述分壓電壓VFB和所述基準(zhǔn) 電壓Vref進(jìn)行電壓比較，并輸出與該比較結(jié)果相對應(yīng)電壓的輸出信號Err;P麗控制電路22，其根據(jù)所述誤差放大電路21的輸出信號Err對第 一開關(guān)元件M21及同步整流開關(guān)元件M22進(jìn)行PWM控制，來控制第一開關(guān) 元件M21及同步整流開關(guān)元件M22的開關(guān)操作；振蕩電路OSC，其產(chǎn)生給 定頻率的三角波信號TW后，向P麗控制電路22輸出。
另一方面，P麗控制電路22設(shè)有P麗電路25和驅(qū)動電路26，所述P麗 電路從誤差放大電路21的輸出信號Er r和來自振蕩電路OSC的三角波信 號TW產(chǎn)生用于P麗控制的脈沖信號Spw，并輸出該脈沖信號Spw;所述驅(qū) 動電路26根據(jù)該來自PWM電路25的脈沖信號Spw，分別生成用于控制驅(qū) 動第一開關(guān)元件M21的開關(guān)操作的控制信號PD和用于控制驅(qū)動同步整 流開關(guān)元件M22的開關(guān)操作的控制信號ND。
負(fù)載30連接在輸出端OUT和地之間。第一開關(guān)元件M21和電感器L1 串聯(lián)在輸出端IN和輸出端OUT之間。另外，同步整流開關(guān)元件M22連接 在第一開關(guān)元件M21和電感器L1的連接點化和地之間，電容器C1連接在 輸出端OUT和地之間。電阻R21和電阻R22的串聯(lián)電路連接在輸出端0UT 和地之間。
電阻R21和電阻R22的連接點NFB與誤差放大電路21的反相輸入端連 接，基準(zhǔn)電壓Vref輸入誤差放大電路21的非反相輸入端。誤差放大電路 21的輸出信號Eir輸出到構(gòu)成P麗電路25的比較器的反相輸入端,來自 振蕩電路0SC的三角波信號TW輸出到構(gòu)成PM1電路25的比較器的非反相 輸入端。來自P麗電路25的脈沖信號Spw輸出到驅(qū)動電路26。驅(qū)動電路 26將用于控制第一開關(guān)元件M21的開關(guān)操作的控制信號PD輸出到第一 開關(guān)元件M21的柵極，并將用于控制同步整流開關(guān)元件M22的控制信號 ND輸出到同步整流開關(guān)元件M22的柵極。
在這種構(gòu)成中，開關(guān)調(diào)節(jié)器20作為同步整流方式的開關(guān)調(diào)節(jié)器工 作,第一開關(guān)元件M21執(zhí)行開關(guān)操作。當(dāng)?shù)谝婚_關(guān)元件M21接通時，對電 感器L1提供電流，此時，同步整流開關(guān)元件M22為斷開狀態(tài)。若第一開關(guān) 元件M21斷開，則同步整流開關(guān)元件M22接通，通過該同步整流開關(guān)元件 M22釋放出電感器L1所儲存的能量。此時產(chǎn)生的電流在電容器C1被平滑 后從輸出端OUT輸出到負(fù)載30。另外，輸出電壓檢測用的電阻R21和R22對從輸出端0UT輸出的輸出 電壓Vo進(jìn)行分壓，該分壓而得的分壓電壓VFB輸入誤差放大電路21的反 相輸入端，基準(zhǔn)電壓Vref輸入誤差放大電路21的非反相輸入端，因此， 分壓電壓VFB和基準(zhǔn)電壓Vref的壓差在誤差放大電路21中被放大后輸 出至UP麗電路25的反相輸入端。來自振蕩電路OSC的三角波信號TW輸入 P麗電路25的非反相輸入端，P麗電路25將對輸出信號Err進(jìn)行P麗調(diào)制 所產(chǎn)生的脈沖信號輸出到驅(qū)動電路26。
若開關(guān)調(diào)節(jié)器20的輸出電壓Vout變大，誤差放大電路21的輸出信 號Err電壓就會降低,P麗電路25的脈沖信號Spw占空比隨之變小，結(jié)果， 第一開關(guān)元件M21接通時間變短，開關(guān)調(diào)節(jié)器20的輸出電壓Vout降低。 而若開關(guān)調(diào)節(jié)器20的輸出電壓Vout變小，則執(zhí)行與上述相反的動作，結(jié) 果，能使開關(guān)調(diào)節(jié)器20的輸出電壓Vo保持一定。
這樣，本發(fā)明第一實施例的基準(zhǔn)電壓發(fā)生電路l可以減少因工藝變 化、溫度變化及電源電壓波動而引起的基準(zhǔn)電壓的偏差，同時，可以執(zhí) 行低電壓動作。另外，例如在P型襯底中形成場效應(yīng)晶體管M1及M2的時 候，場效應(yīng)晶體管M1的襯底電壓被固定在地電壓GND的情況下可以使用 本發(fā)明。進(jìn)而，由于場效應(yīng)晶體管M1及M2的襯底電壓都為地電壓GND， 因此在場效應(yīng)晶體管之間無需設(shè)置空間，能減小芯片面積。
第二實施例
在圖4的基準(zhǔn)電壓發(fā)生電路1中，也可以在電源電壓VCC和場效應(yīng)晶 體管M1之間，插入形成在n型襯底p阱內(nèi)的耗盡型晶體管，將該方案作為 本發(fā)明第二實施例。
圖13是表示本發(fā)明第二實施例的基準(zhǔn)電壓發(fā)生電路例的電路圖。 在圖13中，與圖4相同者標(biāo)以相同符號，在此省略其說明，僅說明與圖4 不同點。
圖13與圖4的不同點在于，在電源電壓VCC和場效應(yīng)晶體管M1之間， 插入了n溝道型場效應(yīng)晶體管M3，隨之，將圖4的基準(zhǔn)電壓發(fā)生電路1改 為基準(zhǔn)電壓發(fā)生電路la。
如圖13，基準(zhǔn)電壓發(fā)生電路la由n溝道型場效應(yīng)晶體管Ml-M3構(gòu)成，在電源電壓VCC和地電壓GND之間，串聯(lián)場效應(yīng)晶體管M3、 M1及M2。場效 應(yīng)晶體管M3構(gòu)成第三場效應(yīng)晶體管。
場效應(yīng)晶體管M3是形成在n型襯底p阱內(nèi)的耗盡型晶體管,其柵極 和源極連接，襯底柵極接地GND。
圖14是表示場效應(yīng)晶體管M3的源極電壓Vs和源極電流is之間關(guān)系 的Vs-is特性例圖。
圖14示出了使電源電壓VCC電壓分別變?yōu)閂A、 VB、 VC，并在場效應(yīng) 晶體管M3中，源極電壓Vs上升時流過的源極電流is。例如，當(dāng)電源電壓 VCC為VA時，若源極電壓Vs接近VA，源極電流is就會急劇減少，當(dāng)Vs^VA 時，源極電流is變?yōu)镺。如上述圖5所示，構(gòu)成恒流源的場效應(yīng)晶體管M1 中流過idl漏極電流時，在相同路徑上的場效應(yīng)晶體管M3中也會流過相 同的idl電流。
因此，場效應(yīng)晶體管M3的源極電壓Vs與電源電壓VCC無關(guān)，被固定 為VCC1。但是，idl過分小而變?yōu)閕d2時的場效應(yīng)晶體管M3的源極電壓Vs 值會變?yōu)閂CC2，因此在VCOVB或VCOVC時，因VCC2〈VB， VCC2〈VC，場效應(yīng) 晶體管M3的源極電壓Vs被固定為VCC2。但是，當(dāng)VCC4A時，由于VCC2〉VA， 場效應(yīng)晶體管M3的源極電壓Vs僅為VA。因此，必須根據(jù)電路的最低工作 電壓來設(shè)定所需要的電流idl或VCCl，這是通過調(diào)整場效應(yīng)晶體管M3的 柵極寬度W/柵極長度L來易于實現(xiàn)的。
如上所示，因設(shè)置有場效應(yīng)晶體管M3，場效應(yīng)晶體管M1及M2的各個 源極-漏極間電壓VdsMl及VdsM2分別變?yōu)?br> VdsMl:VCCl-Vref
VdsM2:Vref
因此，即使電源電壓VCC波動，也不會影響到場效應(yīng)晶體管M1及M2 的各個源極-漏極間電壓，不會引起基準(zhǔn)電壓Vref的變動。
圖15是表示設(shè)有場效應(yīng)晶體管M3時基準(zhǔn)電壓Vref對電源電壓的依 靠性的實驗數(shù)據(jù)。
由圖15可知，設(shè)置有場效應(yīng)晶體管M3時的基準(zhǔn)電壓Vref的電壓波 動是未設(shè)有場效應(yīng)晶體管M3(圖9)時的l/10以下，為0.4mV。另外，當(dāng)VCC-2V時，由于設(shè)置場效應(yīng)晶體管M3，基準(zhǔn)電壓Vref變化量降低到 0. 2mV。
此外，與所述第一實施例一樣，可以在圖11和圖12所示恒壓電路中 采用所述第二實施例的基準(zhǔn)電壓發(fā)生電路la。
這樣，本第二實施例的基準(zhǔn)電壓發(fā)生電路在上述第一實施例的基 準(zhǔn)電壓發(fā)生電路l的電源電壓VCC和場效應(yīng)晶體管Ml之間，插入形成在n 型襯底P阱內(nèi)的作為耗盡型晶體管的場效應(yīng)晶體管M3，從而可以得到與 上述第一實施例相同的效果，同時，因設(shè)置有場效應(yīng)晶體管M3，能減少 因電源電壓VCC波動而引起的基準(zhǔn)電壓Vref的變動。
此外，當(dāng)進(jìn)一步需要低電壓的基準(zhǔn)電壓Vref時，可對圖4或圖13的 場效應(yīng)晶體管M2進(jìn)行附加的溝道摻雜，來降低場效應(yīng)晶體管M2的閾值 電壓Vth，此時場效應(yīng)晶體管M1和M2的成對性有所受損。圖16表示這種 情況下的實驗結(jié)果。如圖16所示，利用如上所述的附加注入，使場效應(yīng) 晶體管M2的閾值電壓Vth降低約0. IIV時，基準(zhǔn)電壓Vref會降低約50mV, 變?yōu)镺. 45V;使場效應(yīng)晶體管M2的閾值電壓Vth降低約0. 21V時，基準(zhǔn)電 壓Vref會降低約110mV，變?yōu)镺. 39V。因此，能降低工作電壓。
上面參照

了本發(fā)明的實施例，但本發(fā)明并不局限于上述 實施例。在本發(fā)明技術(shù)思想范圍內(nèi)可以作種種變更，它們都屬于本發(fā)明 的保護(hù)范圍。
權(quán)利要求
1.一種基準(zhǔn)電壓發(fā)生電路，用于產(chǎn)生并輸出給定基準(zhǔn)電壓，包括第一場效應(yīng)晶體管，其一端與給定電源電壓連接，所述第一場效應(yīng)晶體管具有高濃度n型柵極；第二場效應(yīng)晶體管，其一端與所述第一場效應(yīng)晶體管的另一端連接，其另一端接地，所述第二場效應(yīng)晶體管具有高濃度p型柵極；其中，所述第一場效應(yīng)晶體管的柵極和襯底柵極，以及所述第二場效應(yīng)晶體管的襯底柵極分別接地，同時，所述第二場效應(yīng)晶體管的柵極與所述第一和第二場效應(yīng)晶體管的連接點相連，從該連接點輸出所述基準(zhǔn)電壓。
2. —種基準(zhǔn)電壓發(fā)生電路,用于產(chǎn)生并輸出給定基準(zhǔn)電壓,包括 第三場效應(yīng)晶體管，其一端與電源電壓連接，所述第三場效應(yīng)晶體管是耗盡型n溝道型場效應(yīng)晶體管；第一場效應(yīng)晶體管，其一端與所述第三場效應(yīng)晶體管的另一端連 接，所述第一場效應(yīng)晶體管具有高濃度n型柵極；第二場效應(yīng)晶體管，其一端與所述第一場效應(yīng)晶體管的另一端連 接，其另一端接地，所述第二場效應(yīng)晶體管具有高濃度p型柵極；其中，所述第一場效應(yīng)晶體管的柵極和襯底柵極，以及所述第二及 第三場效應(yīng)晶體管的各個襯底柵極分別接地，所述第三場效應(yīng)晶體管 的柵極與所述第一和第三場效應(yīng)晶體管的連接點相連，同時，所述第二 場效應(yīng)晶體管的柵極與所述第一和第二場效應(yīng)晶體管的連接點相連， 從該連接點輸出所述基準(zhǔn)電壓。
3. 根據(jù)權(quán)利要求1或2所述的基準(zhǔn)電壓發(fā)生電路，其中，所述第二場 效應(yīng)晶體管的溝道寬度與溝道長度比S2小于所述第一場效應(yīng)晶體管的 溝道寬度與溝道長度比S1。
4. 根據(jù)權(quán)利要求3所述的基準(zhǔn)電壓發(fā)生電路，其中，所述第一和第二場效應(yīng)晶體管分別形成為使得所述第一場效應(yīng)晶體管的所述比S1 與所述第二場效應(yīng)晶體管的所述比S2之比S2/S1為0. 25-0. 60。
5. 根據(jù)權(quán)利要求4所述的基準(zhǔn)電壓發(fā)生電路，其中，所述第一和第 二場效應(yīng)晶體管分別形成為使得所述第一場效應(yīng)晶體管的所述比S1與 所述第二場效應(yīng)晶體管的所述比S2之比S2/S1為0. 36-0. 40。
6. —種恒壓電路，基于通過基準(zhǔn)電壓發(fā)生電路產(chǎn)生的給定基準(zhǔn)電 壓，從輸入電壓產(chǎn)生給定恒壓輸出，其中，所述基準(zhǔn)電壓發(fā)生電路包括第一場效應(yīng)晶體管，其一端與給定電源電壓連接，所述第一場效 應(yīng)晶體管具有高濃度n型柵極；第二場效應(yīng)晶體管，其一端與所述第一場效應(yīng)晶體管的另一端連 接，其另一端接地，所述第二場效應(yīng)晶體管具有高濃度p型柵極；其中，所述第一場效應(yīng)晶體管的柵極和襯底柵極，以及所述第二場 效應(yīng)晶體管的襯底柵極分別接地，同時，所述第二場效應(yīng)晶體管的柵極 與所述第一和第二場效應(yīng)晶體管的連接點相連，從該連接點輸出所述 基準(zhǔn)電壓。
7. —種恒壓電路，基于通過基準(zhǔn)電壓發(fā)生電路產(chǎn)生的給定基準(zhǔn)電 壓，從輸入電壓產(chǎn)生給定恒壓輸出，其中，所述基準(zhǔn)電壓發(fā)生電路包括第三場效應(yīng)晶體管，其一端與電源電壓連接，所述第三場效應(yīng)晶體 管是耗盡型n溝道型場效應(yīng)晶體管；第一場效應(yīng)晶體管，其一端與所述第三場效應(yīng)晶體管的另一端連 接，所述第一場效應(yīng)晶體管具有高濃度n型柵極；第二場效應(yīng)晶體管，其一端與所述第一場效應(yīng)晶體管的另一端連 接，其另一端接地,所述第二場效應(yīng)晶體管具有高濃度P型柵極；其中，所述第一場效應(yīng)晶體管的柵極和襯底柵極，以及所述第二和第三場效應(yīng)晶體管的各個襯底柵極分別接地,所述第三場效應(yīng)晶體管 的柵極與所述第一和第三場效應(yīng)晶體管的連接點相連，同時，所述第二 場效應(yīng)晶體管的柵極與所述第一和第二場效應(yīng)晶體管的連接點相連， 從該連接點輸出所述基準(zhǔn)電壓。
8. 根據(jù)權(quán)利要求6或7所述的恒壓電路，其中，所述第二場效應(yīng)晶體 管的溝道寬度與溝道長度比S2小于所述第一場效應(yīng)晶體管的溝道寬度 與溝道長度比S1。
9. 根據(jù)權(quán)利要求8所述的恒壓電路，其中，所述第一和第二場效 應(yīng)晶體管分別形成為使得所述第一場效應(yīng)晶體管的所述比S1與所述第 二場效應(yīng)晶體管的所述比S2之比S2/S1為0. 25-0. 60。
10. 根據(jù)權(quán)利要求9所述的恒壓電路，其中，所述第一和第二場效 應(yīng)晶體管分別形成為使得所述第一場效應(yīng)晶體管的所述比S1與所述第 二場效應(yīng)晶體管的所述比S2之比S2/S1為0. 36-0. 40。
全文摘要
本發(fā)明公開了一種基準(zhǔn)電壓發(fā)生電路及設(shè)有該電路的恒壓電路。場效應(yīng)晶體管M1和M2串聯(lián)在電源電壓VCC和地電壓GND之間，所述場效應(yīng)晶體管M1和M2分別形成在n型襯底的p阱內(nèi)，它們的襯底和溝道摻雜的雜質(zhì)濃度一致，所述場效應(yīng)晶體管M1具有高濃度n型柵極，而所述場效應(yīng)晶體管M2具有高濃度p型柵極，所述場效應(yīng)晶體管M1的柵極和襯底柵極，以及場效應(yīng)晶體管M2的襯底柵極分別接地，場效應(yīng)晶體管M2的柵極與場效應(yīng)晶體管M1和M2的連接點相連，從該連接點輸出基準(zhǔn)電壓Vref。從而能減少因工藝變化、溫度變化以及電源電壓波動而引起的基準(zhǔn)電壓的偏差，同時，能執(zhí)行低電壓動作。
文檔編號G05F3/24GK101315568SQ20081010858
公開日2008年12月3日 申請日期2008年5月27日 優(yōu)先權(quán)日2007年5月28日
發(fā)明者青田秀幸 申請人:株式會社理光