專利名稱：光柵編碼器反饋信號計數(shù)裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于伺服控制技術(shù)領(lǐng)域，涉及一種位置和速度反饋元件的計數(shù)及讀取裝置。
背景技術(shù)：
在高精度伺服控制系統(tǒng)中，通常要采用分辨率為納米級的光柵編碼器作為位置及速度反饋元件，而對于分辨率為納米級的光柵編碼器，利用D觸發(fā)器和計數(shù)器組成的辯向計數(shù)電路很難實現(xiàn)對光柵的精確計數(shù)，即使最好的辯向計數(shù)電路，在靜止時也有100多個碼值的誤差。

發(fā)明內(nèi)容
本實用新型目的是提供一種光柵編碼器反饋信號計數(shù)裝置，利用數(shù)字信號處理器實現(xiàn)對高分辨率光柵編碼器反饋信號的精確計數(shù)。
本實用新型包括數(shù)字信號處理器1，可編程邏輯器件2，微控制器3。所述可編程邏輯器件2內(nèi)部結(jié)構(gòu)包括DSP譯碼電路4，第一或非邏輯門5，鎖存器6，三態(tài)門7，第二或非邏輯門8，微控制器譯碼電路9；數(shù)字信號處理器1的捕獲單元與光柵編碼器的正、反相脈沖輸出端相連，對光柵編碼器輸出的脈沖進(jìn)行計數(shù)；數(shù)字信號處理器1的地址線、讀寫信號線、數(shù)據(jù)總線分別與DSP譯碼電路4、第一或非邏輯門5、鎖存器6相連；DSP譯碼電路4與第一或非邏輯門5相連，第一或非邏輯門5輸出端與鎖存器6相連；DSP譯碼電路4進(jìn)行地址譯碼，根據(jù)譯碼地址和讀寫信號，第一或非邏輯門5輸出邏輯控制信號，控制數(shù)字信號處理器1將計數(shù)值送到數(shù)據(jù)總線上，同時存到鎖存器6中。微控制器3數(shù)據(jù)總線、讀寫信號線、地址總線分別與三態(tài)門7、第二或非邏輯門8、微控制器譯碼電路9相連，鎖存器6與三態(tài)門7相連，微控制器譯碼電路9與第二或非邏輯門8相連，第二或非邏輯門8輸出端與三態(tài)門7相連；微控制器譯碼電路9進(jìn)行地址譯碼，根據(jù)譯碼地址和讀寫信號，第二或非邏輯門8輸出邏輯控制信號打開三態(tài)門7，鎖存器6里的計數(shù)值讀入微控制器3。
有益效果本實用新型利用數(shù)字信號處理器1對光柵編碼器進(jìn)行計數(shù)，計數(shù)精度高，對于分辨率為納米級的光柵編碼器，只有1～2個碼值的誤差。本實用新型主要用于伺服系統(tǒng)的高精度控制。


圖1為本實用新型結(jié)構(gòu)示意圖，也是摘要附圖。圖中1為數(shù)字信號處理器，2可編程邏輯器件，3微控制器，4為DSP譯碼電路，5第一或非邏輯門，6鎖存器，7三態(tài)門，8第二或非邏輯門，9微控制器譯碼電路。
具體實施方式
本實用新型數(shù)字信號處理器1采用型號為TMS320F240，可編程邏輯器件2選用ALTERA公司的EPM7128，微控制器3選用PC104計算機(jī)。
光柵編碼器的正、反相脈沖輸出端與TMS320F240數(shù)字信號處理器1的QEP1和QEP2相連，TMS320F240數(shù)字信號處理器1的16位數(shù)據(jù)總線分配到鎖存器6上，高2位地址總線A14，A15分配到DSP譯碼電路4上，TMS320F240數(shù)字信號處理器1的讀寫信號/IS和DSP譯碼電路4輸出端與第一或非邏輯門5輸入端相連，第一或非邏輯門5輸出端與鎖存器6相連；PC104計算機(jī)的16位數(shù)據(jù)線分配到三態(tài)門7上，8位地址線分配到PC104譯碼電路上，PC104計算機(jī)的讀取信號/SIOR、PC104譯碼電路輸出端與第二或非邏輯門8輸入端相連。
本實用新型的工作過程光柵編碼器的正、反相脈沖信號輸入到TMS320F240數(shù)字信號處理器的QEP1和QEP2，數(shù)字信號處理器內(nèi)部有辯向電路和計數(shù)器，當(dāng)編碼器正轉(zhuǎn)時計數(shù)器的計數(shù)值遞加，當(dāng)編碼器反轉(zhuǎn)時計數(shù)器的計數(shù)值遞減。通過DSP譯碼電路4進(jìn)行地址譯碼，并通過I/O讀寫信號/IS，數(shù)字信號處理器按800Hz的周期把計數(shù)器的計數(shù)值送到DSP數(shù)據(jù)總線上，同時存到鎖存器里；通過PC104譯碼電路進(jìn)行地址譯碼，并通過PC104的讀取信號/SIOR，按800Hz的周期把鎖存器里的計數(shù)值讀入PC104。
權(quán)利要求1.一種光柵編碼器反饋信號計數(shù)裝置，其特征在于包括數(shù)字信號處理器(1)，可編程邏輯器件(2)，微控制器(3)；所述可編程邏輯器件(2)內(nèi)部結(jié)構(gòu)包括DSP譯碼電路(4)，第一或非邏輯門(5)，鎖存器(6)，三態(tài)門(7)，第二或非邏輯門(8)，微控制器譯碼電路(9)；數(shù)字信號處理器(1)的捕獲單元與光柵編碼器的正、反相脈沖輸出端相連；數(shù)字信號處理器(1)的地址線、讀寫信號線、數(shù)據(jù)總線分別與DSP譯碼電路(4)、第一或非邏輯門(5)、鎖存器(6)相連；DSP譯碼電路(4)與第一或非邏輯門(5)相連，第一或非邏輯門(5)輸出端與鎖存器(6)相連；微控制器(3)數(shù)據(jù)總線、讀寫信號線、地址總線分別與三態(tài)門(7)、第二或非邏輯門(8)、微控制器譯碼電路(9)相連，鎖存器(6)與三態(tài)門(7)相連，微控制器譯碼電路(9)與第二或非邏輯門(8)相連，第二或非邏輯門(8)輸出端與三態(tài)門(7)相連。
2.根據(jù)權(quán)利要求1所述的光柵編碼器反饋信號計數(shù)裝置，其特征在于數(shù)字信號處理器(1)采用型號為TMS320F240，可編程邏輯器件(2)選用ALTERA公司的EPM7128，微控制器(3)選用PC104計算機(jī)。
3.根據(jù)權(quán)利要求2所述的光柵編碼器反饋信號計數(shù)裝置，其特征在于光柵編碼器的正、反相脈沖輸出端與TMS320F240數(shù)字信號處理器的QEP1和QEP2相連；TMS320F240數(shù)字信號處理器的16位數(shù)據(jù)總線分配到鎖存器上，高2位地址總線A14，A15分配到DSP譯碼電路上，TMS320F240數(shù)字信號處理器的讀寫信號/IS與第一或非邏輯門輸入端相連；PC104計算機(jī)的16位數(shù)據(jù)線分配到三態(tài)門上，8位地址線分配到PC104譯碼電路上，PC104計算機(jī)的讀取信號/SIOR、PC104譯碼電路輸出端與第二或非邏輯門輸入端相連。
專利摘要一種屬于伺服控制技術(shù)領(lǐng)域的光柵編碼器反饋信號計數(shù)裝置，包括數(shù)字信號處理器，可編程邏輯器件，微控制器。數(shù)字信號處理器內(nèi)計數(shù)器對光柵編碼器輸出的脈沖進(jìn)行計數(shù)；通過可編程邏輯器件內(nèi)部電路的控制，數(shù)字信號處理器將計數(shù)值傳輸給微控制器。本實用新型利用數(shù)字信號處理器對光柵編碼器進(jìn)行計數(shù)，計數(shù)精度高，對于分辨率為納米級的光柵編碼器，只有1～2個碼值的誤差，主要用于伺服系統(tǒng)的高精度控制。
文檔編號G05D27/00GK2859607SQ200620028130
公開日2007年1月17日 申請日期2006年1月12日 優(yōu)先權(quán)日2006年1月12日
發(fā)明者劉廷霞, 王偉國, 姜潤強(qiáng) 申請人:中國科學(xué)院長春光學(xué)精密機(jī)械與物理研究所