專利名稱：復(fù)位信號產(chǎn)生電路和半導(dǎo)體集成電路器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路器件，其包括分別工作在不同電源電壓下的多個電路塊，且其中通過用于檢測各自不同的電源電壓并產(chǎn)生復(fù)位信號的電路來控制該多個電路塊的操作。
背景技術(shù)：
隨著制造半導(dǎo)體集成電路的工藝尺寸的降低，易于降低工作電壓，以確保元件如晶體管的可靠性。另一方面，在外部信號通信的情況下，在與常規(guī)半導(dǎo)體集成電路接口連接的接口電路中不能無條件地降低工作電壓。因此，例如，存在一種情況，該情況中使用了將通過內(nèi)部降壓電路降低外部電源電壓所獲得的低電源電壓提供給提供在半導(dǎo)體集成電路中的內(nèi)部邏輯電路等、并將外部電源電壓提供給用于操作的接口電路的方法。
總之，當(dāng)半導(dǎo)體集成電路的電源電壓降低到接近晶體管的閾值電壓的值時，半導(dǎo)體集成電路出現(xiàn)故障。即，電源電壓的這種降低導(dǎo)致半導(dǎo)體集成電路發(fā)生故障。因此，一旦檢測出等于或小于特定電源電壓的減小的電源電壓，就必須將半導(dǎo)體集成電路復(fù)位到最初的安全狀態(tài)或固定一個邏輯，以使半導(dǎo)體集成電路不會進入危險的工作模式。具有內(nèi)部降壓電路的半導(dǎo)體集成電路包括通過外部電源電壓操作的電路和通過內(nèi)部降壓電壓操作的電路。由此，希望可以檢測外部電源電壓的降低和內(nèi)部降壓電壓的降低，并且當(dāng)將所檢測電壓中的至少一個降低到等于或小于特定電壓的值時，將半導(dǎo)體集成電路復(fù)位成最初安全狀態(tài)或該邏輯被固定，以使半導(dǎo)體集成電路不進入危險的工作模式(參見例如JP 2001-210076A)。
圖7是示出常規(guī)復(fù)位信號產(chǎn)生電路的實例的電路圖。
由電阻器901和電阻器902構(gòu)成的偏置電路903與用于外部電源電壓VEXT的端子連接。作為電阻器901和電阻器902之間的連接點的節(jié)點N5與N溝道增強型MIS晶體管908的柵電極連接。在節(jié)點N5處產(chǎn)生通過由電阻器901和電阻器902分開外部電源電壓而獲得的電壓。當(dāng)節(jié)點N5的電壓等于或大于作為波形成形部分909的構(gòu)成元件的N溝道增強型MIS晶體管908的閾值電壓時，作為N溝道增強型MIS晶體管908和電阻器907之間的連接點的節(jié)點N7的電勢從高電勢(VEXT)變化到接近于地(GND)電平的低電勢。根據(jù)這種操作，在具有負(fù)邏輯的節(jié)點N7處產(chǎn)生指示外部電源電壓VEXT比特定電壓低的檢測信號。
相似地，由電阻器904和電阻器905構(gòu)成的偏置電路906與用于內(nèi)部降壓電壓VINT的端子連接。因此，在節(jié)點N6處產(chǎn)生通過分開內(nèi)部降壓電壓獲得的偏置電壓。當(dāng)將偏置電壓施加到作為波形成形部分912的構(gòu)成元件的N溝道增強型MIS晶體管911的柵電極時，在具有負(fù)邏輯的節(jié)點N8處產(chǎn)生指示內(nèi)部降壓電壓比特定電壓低的檢測信號。
在節(jié)點N7和節(jié)點N8處檢測信號的電壓的邏輯幅度通過由反相器913和914構(gòu)成的放大電路被放大到VEXT-GND，并然后被輸入到NAND電路915以進行邏輯操作。當(dāng)外部電源電壓VEXT和內(nèi)部降壓電壓VINT中的至少一個低于特定值時，作為NAND電路915的輸出的LV_EXT信號變成“H”。
在圖7中示出的常規(guī)實例中，偏置電路903和906的每一個由簡單串聯(lián)連接的電阻器構(gòu)成。在波形成形部分909和912的每一個中，電阻器與N溝道增強型MIS晶體管的漏電極串聯(lián)連接。因此，流入每個電路中的電流根據(jù)外部電源電壓和內(nèi)部降壓電壓的改變而明顯地改變。
為了改善電路關(guān)于電壓改變的瞬態(tài)響應(yīng)，必需將一定量的電流提供給在檢測電壓附近的每個偏置電路。然而，在需要確保在例如1.8V至5.5V的寬范圍外部電源電壓下的操作的半導(dǎo)體集成電路的情況下，如圖7中所示的常規(guī)電壓檢測電路具有其中當(dāng)外部電源電壓為高時非常大的消耗電流流入到電路中的問題。
當(dāng)使用多個間隔的降壓電壓時，必需提供與間隔降壓電壓的類型數(shù)目一樣多的電壓檢測電路。因此，邏輯操作的電路面積以及消耗電流增加，所以存在制造成本增加的問題。

發(fā)明內(nèi)容
為了解決上述問題，根據(jù)本發(fā)明的第一方面，復(fù)位信號產(chǎn)生電路包括多個電源電壓檢測裝置；用于放大和波形成形多個輸入信號以及在其間進行邏輯操作的裝置；和用于將從用于放大和波形成形該多個輸入信號并進行邏輯操作的裝置輸出的輸出信號的幅度轉(zhuǎn)換成特定邏輯幅度的電平轉(zhuǎn)換電路。該多個電源電壓檢測裝置中的每一個包括恒流電路；和P溝道增強型MIS晶體管，該MIS晶體管的源電極與將被檢測的電源電勢的端子連接，其柵電極與地電勢端子連接，且其漏電極與恒流電路連接。用于放大和波形成形該多個輸入信號并進行邏輯操作的裝置包括包括至少一個輸入端子和至少一個輸出端子的電流鏡電路；包括與電流鏡電路的輸入端子連接的輸出端子的恒流電路；和與電流鏡電路的輸出端于串聯(lián)連接的多個N溝道增強型MIS晶體管。N溝道增強型MIS晶體管的數(shù)目與電源電壓檢測電路的數(shù)目相同。將來自該多個電源電壓檢測裝置的輸出信號一對一地施加到N溝道增強型MIS晶體管的柵電極，其串聯(lián)連接并包括在用于放大和波形成形輸入信號并進行邏輯操作的裝置中。
在根據(jù)本發(fā)明的第二方面的復(fù)位信號產(chǎn)生電路中，第一方面的電流鏡電路包括第一P溝道增強型MIS晶體管和第二P溝道增強型MIS晶體管。第一P溝道增強型MIS晶體管的柵電極和第二P溝道增強型MIS晶體管的柵電極相互普通連接，并且還與第一P溝道增強型MIS晶體管的漏電極連接，從而構(gòu)成電流鏡電路的輸入端子。第二P溝道增強型MIS晶體管的漏電極用作電流鏡電路的輸出端子。第一P溝道增強型MIS晶體管的源電極和第二P溝道增強型MIS晶體管的源電極與多個電源電壓中的一個普通連接。用于放大和波形成形該多個輸入信號并進行邏輯操作的裝置的恒流電路包括N溝道耗盡型MIS晶體管，其具有柵電極和源電極，其與地電勢端子連接。
根據(jù)本發(fā)明的第三方面，提供了一種半導(dǎo)體集成電路器件，其包括用于降低從外部提供的外部電源電壓的裝置；通過外部電源電壓操作的電路塊；通過由降低外部電源電壓獲得的內(nèi)部電源電壓來操作的電路塊；以及復(fù)位信號產(chǎn)生裝置。復(fù)位信號產(chǎn)生裝置包括用于檢測外部電源電壓的第一檢測電路；用于檢測所獲得的內(nèi)部電源電壓的第二檢測電路；用于放大和波形成形多個輸入信號并在其間進行邏輯操作的電路；用于將來自用于放大和波形成形該多個輸入信號并進行邏輯操作的電路的輸出信號的幅度轉(zhuǎn)換成對應(yīng)于外部電源電壓的邏輯幅度的電平轉(zhuǎn)換電路；和用于將輸出信號的幅度轉(zhuǎn)換成對應(yīng)于內(nèi)部電源電壓的邏輯幅度的電平轉(zhuǎn)換電路。用于檢測外部電源電壓的電路和用于檢測獲得的內(nèi)部電源電壓的電路中的每一個包括恒流電路；和P溝道增強型MIS晶體管，其源電極與被檢測的電源電勢的端子相連接，其柵電極與地電勢端子相連接，且其漏電極與恒流電路相連接。用于放大和波形成形輸入信號并進行邏輯操作的電路包括電流鏡電路，其包括至少一個輸入端子和至少一個輸出端子；恒流電路，其包括與電流鏡電路的輸入端子連接的輸出端子；和多個N溝道增強型MIS晶體管，其與電流鏡電路的輸出端子串聯(lián)連接。N溝道增強型MIS晶體管的數(shù)目等于第一檢測電路的數(shù)目和第二檢測電路的數(shù)目的總和。來自用于檢測外部電源電壓的第一檢測電路的輸出信號和來自用于檢測內(nèi)部電源電壓的第二檢測電路的輸出信號一對一地施加到該多個N溝道增強型MIS晶體管的柵電極，其被串聯(lián)連接并包括在用于放大和波形成形輸入信號并進行邏輯操作的電路中。在來自復(fù)位信號產(chǎn)生裝置的輸出信號中，具有對應(yīng)于外部電源電壓的邏輯幅度的轉(zhuǎn)換信號提供到由外部電源電壓操作的電路塊。在來自復(fù)位信號產(chǎn)生裝置的輸出信號中，將具有對應(yīng)于內(nèi)部電源電壓的邏輯幅度的轉(zhuǎn)換信號提供到由內(nèi)部電源電壓操作的電路塊。
在根據(jù)本發(fā)明的第四方面的半導(dǎo)體集成電路中，第三方面的電流鏡電路包括第一P溝道增強型MIS晶體管和第二P溝道增強型MIS晶體管。第一P溝道增強型MIS晶體管的柵電極和第二P溝道增強型MIS晶體管的柵電極相互普通連接，并且還與第一P溝道增強型MIS晶體管的漏電極連接，從而構(gòu)成電流鏡電路的輸入端子。第二P溝道增強型MIS晶體管的漏電極用作電流鏡電路的輸出端子。第一P溝道增強型MIS晶體管的源電極和第二P溝道增強型MIS晶體管的源電極與多個電源電壓中的一個普通連接。用于放大和波形成形該多個輸入信號并進行邏輯操作的裝置的恒流電路包括具有柵電極和源電極的N溝道耗盡型MIS晶體管，其與地電勢端子連接。
根據(jù)本發(fā)明，在復(fù)位信號產(chǎn)生電路中電源電壓檢測電路和用于放大和波形成形來自電源電壓檢測電路的輸出信號的電路都采用恒流電路。因此，即使當(dāng)工作電源電壓在寬范圍內(nèi)變化時，消耗電流的絕對值及其變化量也可降低。另外，用于放大和波形成形來自電源電壓檢測電路的輸出信號的電路被提供有操作功能。因此，可減小電路面積以降低制造成本。
其柵極接地的N溝道耗盡型MIS晶體管用于恒流電路中的每一個。因此，可獲得具有簡單結(jié)構(gòu)的恒流電路，并且可減小電路面積，以降低制造成本。
當(dāng)具有內(nèi)部降壓電路的半導(dǎo)體集成電路器件包括根據(jù)本發(fā)明的復(fù)位信號產(chǎn)生電路時，的確可以防止低電源電壓下的故障。由此，可以實現(xiàn)其消耗電流低、電路面積小且成本低的半導(dǎo)體集成電路器件。


在附圖中圖1是示出根據(jù)本發(fā)明的第一實施例的復(fù)位信號產(chǎn)生電路的框圖；
圖2是示出根據(jù)本發(fā)明的第一實施例的復(fù)位信號產(chǎn)生電路的實例的電路圖；圖3是示出根據(jù)本發(fā)明的第二實施例的復(fù)位信號產(chǎn)生電路的框圖；圖4是示出根據(jù)本發(fā)明的第二實施例的復(fù)位信號產(chǎn)生電路的實例的電路圖；圖5是示出使用根據(jù)本發(fā)明的復(fù)位信號產(chǎn)生電路的半導(dǎo)體集成電路器件的實例的框圖；圖6是示出包括根據(jù)本發(fā)明的復(fù)位信號產(chǎn)生電路和電可改寫非易失性存儲元件的半導(dǎo)體集成電路器件的框圖；以及圖7是示出常規(guī)復(fù)位信號產(chǎn)生電路的電路圖。
具體實施例方式
(第一實施例)圖1是示出根據(jù)本發(fā)明的第一實施例的復(fù)位信號產(chǎn)生電路的結(jié)構(gòu)的框圖。
用于檢測外部電源電壓(VEXT)的電壓檢測部分108包括其柵極接地的P溝道增強型MIS晶體管107和恒流電路106。當(dāng)外部電源電壓(VEXT)從地電勢逐漸增加并超過P溝道增強型MIS晶體管107的閾值電壓時，節(jié)點N2的電平從L電平變化為H電平。當(dāng)外部電源電壓從高電勢逐漸降低并變得比P溝道增強型MIS晶體管107的閾值電壓低時，節(jié)點N2的電平從H電平變成L電平。即，節(jié)點N2的電勢根據(jù)流過P溝道增強型MIS晶體管107的電流是否比恒流電路106的恒定電流值大而變化。因此，檢測電壓可通過適當(dāng)?shù)卣{(diào)整P溝道增強型MIS晶體管107的溝道寬度或溝道長度、以及恒流電路106的恒定電流值來控制。
用于檢測內(nèi)部電源電壓(VINT)的電壓檢測部分111包括其柵極接地的P溝道增強型MIS晶體管110和恒流電路109。當(dāng)內(nèi)部電源電壓(VINT)從地電勢逐漸增加并超過P溝道增強型MIS晶體管110的閾值電壓時，節(jié)點N2的電平從L電平變化到H電平。當(dāng)外部電源電壓從高電勢逐漸降低并變得低于P溝道增強型MIS晶體管107的閾值電壓時，節(jié)點N2的電平從H電平變?yōu)長電平。即，根據(jù)流過P溝道增強型MIS晶體管110的電流是否大于恒流電路109的恒定電流值來改變節(jié)點N3的電勢。因此，檢測電壓可通過適當(dāng)?shù)卣{(diào)整P溝道增強型MIS晶體管110的溝道寬度或溝道長度、以及恒流電路109的恒定電流值來控制。
用于放大和操作電壓檢測部分的輸出信號的放大和操作部分105包括電流鏡電路101、恒流電路102、和串聯(lián)連接的N溝道增強型MIS晶體管103和104。僅當(dāng)節(jié)點N2和節(jié)點N3的電勢變得高于N溝道增強型MIS晶體管103和104的閾值電壓時，節(jié)點N4才變成接近地電勢的低電勢。另一方面，當(dāng)外部電源電壓(VEXT)和內(nèi)部電源電壓(VINT)中的至少一個等于或小于特定檢測電壓時，節(jié)點N2和節(jié)點N3中的一個變成接近地電勢的低電勢。因此，N溝道增強型MIS晶體管103和104中相應(yīng)的那個關(guān)斷，以使節(jié)點N4的電勢通過電流鏡電路101上拉到高電勢側(cè)。
即，用于放大和操作電壓檢測部分的輸出信號的放大和操作部分105進行與NAND電路等效的邏輯操作，其中節(jié)點N2和N3是輸入端子，且節(jié)點N4是輸出端子。
電平轉(zhuǎn)換電路112將變成用于放大和操作電壓檢測部分的輸出信號的放大和操作部分105的輸出的節(jié)點N4處的信號的幅度轉(zhuǎn)換為對應(yīng)于外部電源電壓(VEXT)的邏輯幅度。未示出這種轉(zhuǎn)換實例。然而，當(dāng)提供給電平轉(zhuǎn)換電路112的電源電壓不是外部電源電壓(VEXT)而是內(nèi)部電源電壓(VINT)時，可以使得電平轉(zhuǎn)換電路112將變成用于放大和操作電壓檢測部分的輸出信號的放大和操作部分105的輸出的在節(jié)點N4處的信號的幅度轉(zhuǎn)換為對應(yīng)于內(nèi)部電源電壓(VINT)的邏輯幅度。
在根據(jù)本發(fā)明的第一實施例的復(fù)位信號產(chǎn)生電路中，即使外部電源電壓(VEXT)和內(nèi)部電源電壓(VINT)變化，也通過恒流電路102、106和109來限制流過復(fù)位信號產(chǎn)生電路的電流。因此，復(fù)位信號產(chǎn)生電路的消耗電流非常低，即使當(dāng)電源電壓為高時。
在圖7中示出的常規(guī)復(fù)位信號產(chǎn)生電路中，用于放大來自電壓檢測部分的輸出信號的放大部分913和914以及邏輯操作部分(NAND電路)915相互分開。另一方面，根據(jù)本發(fā)明的第一實施例，放大部分和邏輯操作部分整體地提供為用于放大和操作電壓檢測部分的輸出信號的放大和操作部分105，因此電路面積較小。
圖2是示出根據(jù)本發(fā)明的第一實施例的復(fù)位信號產(chǎn)生電路的實例的電路圖。
在圖2中，圖1中示出的恒流電路102、106和109分別包括其柵電極與地電勢端子連接的N溝道耗盡型MIS晶體管202、206和209。電流鏡電路101包括其柵電極相互普通連接的P溝道增強型MIS晶體管201a和201b。普通連接的柵電極與P溝道增強型MIS晶體管201a的漏電極連接，其與作為恒流電路的N溝道耗盡型MIS晶體管202的漏電極相連。電平轉(zhuǎn)換電路112由通過外部電源電壓(VEXT)操作的CMOS反相器電路構(gòu)成，其包括P溝道增強型MIS晶體管212a和N溝道增強型MIS晶體管212b。
總之，當(dāng)MIS晶體管而不是電阻元件用作電流限制元件時，可在小區(qū)域內(nèi)實現(xiàn)CMOS電路，以獲得相同的電阻值。另外，當(dāng)使用其柵電極連接到地電勢端子的N溝道耗盡型MIS晶體管時，可獲得具有非常簡單的結(jié)構(gòu)的恒流元件。
因此，與圖7中示出的常規(guī)復(fù)位信號產(chǎn)生電路相比較，圖2中示出的電路結(jié)構(gòu)可以降低消耗電流以及電路面積。
(第二實施例)圖3是示出根據(jù)本發(fā)明的第二實施例的復(fù)位信號產(chǎn)生電路的結(jié)構(gòu)的框圖。
在第二實施例中，除了電平轉(zhuǎn)換電路112之外，在根據(jù)第一實施例的復(fù)位信號產(chǎn)生電路中還提供了電平轉(zhuǎn)換電路113。電平轉(zhuǎn)換電路112將變成用于放大和操作電壓檢測部分的輸出信號的放大和操作部分105的輸出的節(jié)點N4處的信號的幅度轉(zhuǎn)換為對應(yīng)于外部電源電壓(VEXT)的邏輯幅度。電平轉(zhuǎn)換電路113將該信號的幅度轉(zhuǎn)換為對應(yīng)于內(nèi)部電源電壓(VINT)的邏輯幅度。
如同在第一實施例的情況下，與圖7中示出的常規(guī)復(fù)位信號產(chǎn)生電路相比較，可以降低消耗電流和電路面積。
圖4是示出根據(jù)本發(fā)明的第二實施例的復(fù)位信號產(chǎn)生電路的實例的電路圖。
在圖4中，第一和第二CMOS反相器電路提供在圖2中示出的復(fù)位信號產(chǎn)生電路中。第一CMOS反相器電路用作電平轉(zhuǎn)換電路，用于將變成用于放大和操作電壓檢測部分的輸出信號的放大和操作部分105的輸出的節(jié)點N4處的信號的幅度轉(zhuǎn)換為對應(yīng)于外部電源電壓(VEXT)的邏輯幅度。第一CMOS反相器電路通過外部電源電壓(VEXT)來操作，其包括P溝道增強型MIS晶體管212a和N溝道增強型MIS晶體管212b。第二CMOS反相器電路用作用于將所述信號的幅度轉(zhuǎn)換為對應(yīng)于內(nèi)部電源電壓(VINT)的邏輯幅度的電平轉(zhuǎn)換電路。第二CMOS反相器電路包括P溝道增強型MIS晶體管213a和N溝道增強型MIS晶體管213b，并且可通過內(nèi)部電源電壓(VINT)來操作。
如同在圖2中示出的情況下，與圖7中示出的常規(guī)復(fù)位信號產(chǎn)生電路相比，可降低消耗電流和電路面積。
圖5是示出使用根據(jù)本發(fā)明的復(fù)位信號產(chǎn)生電路的半導(dǎo)體集成電路器件的結(jié)構(gòu)的實例的框圖。
圖5中示出的半導(dǎo)體集成電路器件包括用于降低外部電源電壓(VEXT)以將內(nèi)部電源電壓(VINT)提供給每個內(nèi)部電路的內(nèi)部降壓電路301、通過外部電源電壓(VEXT)來操作的電路塊302、通過內(nèi)部電源電壓(VINT)來操作的電路塊303、和復(fù)位信號產(chǎn)生電路304。
復(fù)位信號產(chǎn)生電路304產(chǎn)生復(fù)位信號LVX_EXT，其邏輯幅度處于對應(yīng)于外部電源電壓(VEXT)的邏輯電平、和復(fù)位信號LVX_INT，其邏輯幅度處于對應(yīng)于內(nèi)部電源電壓(VINT)的邏輯電平。通過外部電源電壓(VEXT)操作的電路塊302基于復(fù)位信號LVX_EXT來控制。通過內(nèi)部電源電壓(VINT)操作的電路塊303基于復(fù)位信號LVX_INT來控制。
根據(jù)這種結(jié)構(gòu)，可實現(xiàn)消耗電流低、電路面積小且成本低的半導(dǎo)體集成電路器件，同時確實防止了低電源電壓下的故障。
圖6中示出的半導(dǎo)體集成電路器件包括用于降低外部電源電壓(VEXT)以將內(nèi)部電源電壓(VINT)提供給每個內(nèi)部電路的內(nèi)部降壓電路301、通過外部電源電壓(VEXT)操作的電路塊302、通過內(nèi)部電源電壓(VINT)操作的電路塊303、和復(fù)位信號產(chǎn)生電路304。通過內(nèi)部電源電壓(VINT)操作的電路塊303包括作為構(gòu)成元件的一部分的電可改寫非易失性半導(dǎo)體存儲元件305。
復(fù)位信號產(chǎn)生電路304產(chǎn)生復(fù)位信號LVX_EXT，其邏輯幅度處于對應(yīng)于外部電源電壓(VEXT)的邏輯電平、和復(fù)位信號LVX_INT，其邏輯幅度處于對應(yīng)于內(nèi)部電源電壓(VINT)的邏輯電平。通過外部電源電壓(VEXT)操作的電路塊302基于復(fù)位信號LVX_EXT來控制。通過內(nèi)部電源電壓(VINT)操作的電路塊303基于復(fù)位信號LVX_INT來控制。
當(dāng)外部電源電壓(VEXT)和內(nèi)部電源電壓(VINT)中的一個等于或小于特定電壓時，通過外部電源電壓(VEXT)操作的電路塊302和通過內(nèi)部電源電壓(VINT)操作的電路塊303分別基于復(fù)位信號LVX_EXT和復(fù)位信號LVX_INT來控制，其是復(fù)位信號產(chǎn)生電路304的輸出信號，從而不能向電可改寫非易失性半導(dǎo)體存儲元件305進行寫操作。
在寫控制電路變得不穩(wěn)定的情況下，如在半導(dǎo)體集成電路器件導(dǎo)通或關(guān)斷的情況下，有可能由于非易失性半導(dǎo)體存儲元件中的寫錯誤產(chǎn)生不可讀數(shù)據(jù)。然而，當(dāng)使用這種結(jié)構(gòu)時，可實現(xiàn)消耗電流低、電路面積小且成本低的半導(dǎo)體集成電路器件，并確實防止了低電源電壓下的故障。
在圖6中，復(fù)位信號產(chǎn)生電路304的輸出信號用于控制通過外部電源電壓(VEXT)操作的電路塊302和通過內(nèi)部電源電壓(VINT)操作的電路塊303，從而防止非易失性半導(dǎo)體存儲元件的寫錯誤。如果復(fù)位電路塊302和303中的一個，以消除非易失性半導(dǎo)體存儲元件的寫控制電路的不穩(wěn)定狀態(tài)，則可僅輸出復(fù)位信號LVX_EXT和復(fù)位信號LVX_INT中的一個。
權(quán)利要求
1.一種復(fù)位信號產(chǎn)生電路，包括多個電壓檢測電路，用于檢測電壓；邏輯操作電路，用于放大和波形成形從電壓檢測電路輸出的輸出信號，并在其間進行邏輯操作；和電平轉(zhuǎn)換電路，用于將從邏輯操作電路輸出的輸出信號的幅度轉(zhuǎn)換為特定邏輯幅度，其中電壓檢測電路的每一個包括第一恒流電路；和P溝道增強型MIS晶體管，其源電極與用于將被檢測的電壓的端子連接，其柵電極與地電勢端子連接，且其漏電極與第一恒流電路連接；邏輯操作電路包括電流鏡電路，包括至少一個輸入端子和至少一個輸出端子；第二恒流電路，包括與電流鏡電路的輸入端子連接的輸出端子；和與電流鏡電路的輸出端子串聯(lián)連接的多個N溝道增強型MIS晶體管，N溝道增強型MIS晶體管的數(shù)目等于電壓檢測電路的數(shù)目；以及來自電壓檢測電路的輸出信號一對一地施加到與邏輯操作電路串聯(lián)連接的N溝道增強型MIS晶體管的柵電極。
2.根據(jù)權(quán)利要求1的復(fù)位信號產(chǎn)生電路，其中第一恒流電路和第二恒流電路中的每一個包括N溝道耗盡型MIS晶體管，其柵電極和源電極與地電勢端子連接。
3.根據(jù)權(quán)利要求1的復(fù)位信號產(chǎn)生電路，其中電平轉(zhuǎn)換電路連接到電流鏡電路的輸出端子。
4.根據(jù)權(quán)利要求1的復(fù)位信號產(chǎn)生電路，其中電平轉(zhuǎn)換電路包括基于通過電壓檢測電路檢測的電壓提供的多個電平轉(zhuǎn)換電路。
5.一種半導(dǎo)體集成電路器件，包括通過外部電源電壓操作的第一電路；通過由外部電源電壓產(chǎn)生的內(nèi)部電源電壓來操作的第二電路；和根據(jù)權(quán)利要求1的復(fù)位信號產(chǎn)生電路。
6.根據(jù)權(quán)利要求5的半導(dǎo)體集成電路器件，其中第二電路包括電可改寫非易失性存儲元件。
全文摘要
提供了一種半導(dǎo)體集成電路器件，其包括用于檢測多個電源電壓的復(fù)位信號產(chǎn)生電路，其中消耗電流低且電路面積小。該半導(dǎo)體集成電路器件包括復(fù)位信號產(chǎn)生電路。復(fù)位信號產(chǎn)生電路包括多個電壓檢測電路，即使電源電壓顯著變化，其消耗電流也不改變，其中，電壓檢測電路的輸出信號端子與多個N溝道增強型MIS晶體管的柵電極連接，其與電流鏡電路的輸出節(jié)點串聯(lián)連接，以同時在電壓檢測電路的輸出信號上進行放大和邏輯操作，從而實現(xiàn)低功耗，即使在寬操作電壓范圍內(nèi)，以及減小的電路面積。
文檔編號G05F1/46GK1945486SQ20061014473
公開日2007年4月11日 申請日期2006年9月30日 優(yōu)先權(quán)日2005年10月7日
發(fā)明者宮城雅記 申請人:精工電子有限公司