專利名稱：用于減少電流消耗的內部電源電壓生成器的制作方法
技術領域：
本發(fā)明涉及集成電路，特別是涉及與集成電路的內部電源電壓生成器。
背景技術：
隨集成度增加且芯片尺寸減小，許多規(guī)模下降的半導體元件采用的電源電壓比由它們所取代的芯片要低。與芯片相比，改變提供給現(xiàn)有系統(tǒng)設計用的外部電源電壓要慢，因為同時改變系統(tǒng)中所有不同芯片的電源電壓更難和/或費用更高。市場上有不同外部電源電壓如從1.8V到5.0V的系統(tǒng)。
因此，需要每個半導體芯片中包括一個內部電源電壓生成器，以生成恒定的電源電壓，而不管外部提供的電壓是多少。這樣的芯片可用在具有不同外部電源電壓的系統(tǒng)中，而不需要重新作系統(tǒng)設計。此外，許多應用中也要求電流消耗低且由此產(chǎn)生的熱量小。
發(fā)明內容
示例性實施例中的內部電壓生成器包括第一參考電壓生成器，用于接收外部電壓并提供第一參考電壓、第二參考電壓生成器，用于接收內部電壓并提供第二參考電壓、以及電壓調節(jié)器，其與第一參考電壓生成器和/或第二參考電壓生成器信號聯(lián)絡，以接收第一或第二參考電壓并提供內部電壓。
示例性實施例中用于產(chǎn)生內部電壓的方法包括接收外部電壓、響應于所接收外部電壓生成第一參考電壓、相應于第一參考電壓調節(jié)內部電壓、響應于內部電壓生成第二參考電壓、以及相應于第二參考電壓調節(jié)內部電壓。
從下面通過結合附圖對示例性實施例所作的描述將使本發(fā)明的這些及其他特性更為清楚。
本發(fā)明按照下面的示例性圖描述產(chǎn)生內部電源電壓的方法和裝置，其中
圖1是表示傳統(tǒng)內部電源電壓生成器的示意圖；圖2是表示圖1所示的傳統(tǒng)內部電源電壓生成器中比較器電路的詳細示意圖；圖3是表示根據(jù)本發(fā)明示例性實施例的內部電源電壓生成器的示意圖；圖4是表示圖3所示內部電源電壓生成器的詳細示意圖；圖5是表示圖4所示內部電源電壓生成器中比較器電路的詳細示意圖；圖6是表示根據(jù)本發(fā)明另一個示例性實施例的內部電源電壓生成器的示意圖；圖7是表示圖6所示內部電源電壓生成器的詳細示意圖；以及圖8是表示圖7所示內部電源電壓生成器中開關電路的詳細示意圖。
具體實施例方式
如圖1所示，通常用標號100表示內部電源電壓生成器(IVG)。IVG 100包括參考電壓生成器120，其與電壓調節(jié)器140相連。
參考電壓生成器(Ref_Gen)120是一個帶隙(band gap)參考電壓生成器。參考電壓生成器120包括第一PMOS晶體管121，其源極與外部電源電壓(VDD_EXT)相連，柵極與由外部電源電壓供電的比較器127的輸出端相連，且漏極與電阻124相連。電阻124的另一端連接到比較器127的反向輸入端以及第二極接地的BJT晶體管126的第一極。參考電壓生成器120還包括第二PMOS晶體管122，其源極與外部電源電壓VDD_EXT相連，柵極與比較器127的輸出端相連，且漏極與電阻123相連。電阻123的另一端連接到比較器127的正向輸入端以及電阻128。電阻128的另一端連接到第二極接地的BJT晶體管125的第一極。內部電源電壓生成器120的輸出是來自PMOS 122的漏極的一參考電壓(VREF)。因此，參考電壓生成器120使用外部電源電壓VDD_EXT產(chǎn)生參考電壓VREF。
電壓調節(jié)器140包括比較器141，其由外部電壓VDD_EXT供電，且反向輸入端與電壓參考信號VREF相連。比較器141的輸出端連接到PMOS晶體管144的柵極，該晶體管的源極連接到外部電源電壓VDD_EXT。PMOS晶體管144的漏極連接到電阻142和電容145，該電容的另一端接地。電阻142的另一端將分壓Vdvd接到比較器141的正向輸入端，且也連接到電阻143。電阻143的另一端接地。電壓調節(jié)器140的輸出是來自PMOS晶體管144的漏極的一內部電源電壓VDD_INT。因此，電壓調節(jié)器140根據(jù)參考電壓VREF將外部電源電壓VDD_EXT轉換為內部電源電壓VDD_INT。
在示例性的內部電源電壓生成器100的操作方法中，如果VDD_EXT為5V，VDD_INT為1.5V，且VREF為1.2V，則IVG 100的工作過程如下在生成步驟中，Ref_Gen 120使用VDD_EXT產(chǎn)生參考電壓VREF。
在比較步驟中，將由電阻142和143分壓所得電壓Vdvd輸入到VR 140中比較器141的正性或正向端，且將VREF輸入到VR 140中比較器141的負性或反向端。
在調節(jié)步驟中，比較器根據(jù)VREF和Vdvd控制PMOS 144的柵極電壓，使得當Vdvd低于VREF時，該PMOS的柵極電壓降低，VDD_EXT提供電流給VDD_INT，且VDD_INT上升到預定電壓，例如1.5V，以及當Vdvd高于VREF時，該PMOS的柵極電壓增加，從VDD_EXT到VDD_INT的電流切斷，且VDD_INT維持在預定電平上。當系統(tǒng)中內部電路的電流消耗使得VDD_INT下降時，該PMOS的柵極電壓降低，且有電流提供。
重復比較和調節(jié)步驟。因此，內部電源電壓VDD_INT的電平始終維持在預定電平上。
Ref_Gen 120使用VDD_EXT產(chǎn)生VREF，且VR 140接收VDD_EXT并根據(jù)VREF產(chǎn)生VDD_INT。Ref_Gen 120和VR 140將外部電壓VDD_EXT用作工作電壓。使用內部電壓生成器100的不同系統(tǒng)采用不同的外部電壓，如5V、3.3V、1.8V等。
IVG 100應產(chǎn)生恒定的內部電源電壓，而不管外部提供的電壓如何。為保持恒定的內部電源電壓，參考電壓生成器120需要產(chǎn)生恒定電壓電平的參考電壓VREF，而不管外部提供給系統(tǒng)的電壓如何。即Ref_Gen 120必須支持外部電源電壓范圍寬的系統(tǒng)。
圖2更詳細描述了圖1中的比較器127。比較器127用于圖1中的傳統(tǒng)內部電源電壓生成器100中。比較器127包括10個NMOS晶體管和14個PMOS晶體管，其所消耗的電流總量與晶體管的個數(shù)成正比，且相對較高。對IVG100而言，為達到并維持相對恒定的內部電源電壓VDD_INT，需要如此復雜的比較器127。因此，由于包含有復雜的比較器127，使得參考電壓生成器120非常復雜，且同樣要消耗相對多的電流。
現(xiàn)在轉到圖3，通常用標號1000表示根據(jù)本發(fā)明示例性實施例的內部電源電壓生成器。內部電源電壓生成器1000包括控制器1600，其接收外部和內部電源電壓、參考電壓生成部分1200，其與控制器相連、以及電壓調節(jié)器1400，其與參考電壓生成部分相連。控制器1600提供控制信號SC和SCB給參考電壓生成部分1200。電壓調節(jié)器1400與圖1中的電壓調節(jié)器140一樣，因此不作過多的描述。
參考電壓生成部分1200包括第一參考電壓生成器1210，其接收內部電源電壓VDD_INT并提供第一參考電壓VREF1給開關1220，以有選擇地傳送給電壓調節(jié)器1400、以及第二參考電壓生成器1230，其接收外部電源電壓VDD_EXT并提供第二參考電壓VREF2，以有選擇地傳送給電壓調節(jié)器1400。開關1220和第二參考電壓生成器1230都從控制器1600接收控制信號SC和SCB，且或者開關將第一參考電壓VREF1作為參考電壓VREF提供給電壓調節(jié)器1400，或者第二參考電壓生成器將第二參考電壓VREF2作為參考電壓VREF提供給電壓調節(jié)器1400。
如圖4所示，更詳細描述圖3中的內部電源電壓生成器1000。在這個細節(jié)層面上，第一參考電壓生成器1210表面上看來與圖1中的參考電壓生成器120一致，盡管比較器1218(將參照圖5作描述)與圖1中的比較器127(已參照圖2作描述)完全不同。圖1中的參考電壓生成器120與圖5中的第一參考電壓生成器1210之間的另一個重要的不同之處在于生成器120接收外部電源電壓VDD_EXT，而生成器1210接收內部電源電壓VDD_INT，如下面所描述的。
第一參考電壓生成器1210包括第一PMOS晶體管1212，其源極與內部電源電壓VDD_INT相連，柵極與由內部電源電壓供電的比較器1218的輸出端相連，且漏極與電阻1214相連。電阻1214的另一端連接到比較器1218的反向輸入端以及第二極接地的BJT晶體管1217的第一極。第一參考電壓生成器1210還包括第二PMOS晶體管1211，其源極與內部電源電壓VDD_INT相連，柵極與比較器1218的輸出端相連，且漏極與電阻1213相連。電阻1213的另一端連接到比較器1218的正向輸入端以及電阻1215。電阻1215的另一端連接到第二極接地的BJT晶體管1216的第一極。內部電源電壓生成器1210的輸出是來自PMOS 1211的漏極的一第一參考電壓(VREF1)。因此，參考電壓生成器1210使用內部電源電壓VDD_INT產(chǎn)生第一參考電壓VREF1。
控制器1600包括電壓檢測器1610，其與內部電源電壓VDD_INT相連、以及電平轉換器1620，其與檢測器1610和外部電源電壓VDD_EXT相連。電壓檢測器1610包括第一電阻1611，其與內部電壓VDD_INT相連。第一電阻的另一端連接到第二電阻1612，其另一端連接到NMOS晶體管1613的漏極和柵極，該晶體管的源極接地。第一電阻1611的另一端也連接到電容器1618，該電容器的另一端接地。第一電阻1611的另一端還連接到PMOS晶體管1614和NMOS晶體管1616的柵極。PMOS晶體管1614的源極連接到內部電源電壓VDD_INT，且漏極連接到NMOS晶體管1616的漏極，NMOS晶體管1616的源極接地。PMOS晶體管1614的漏極提供信號PWRUP，其也連接到PMOS晶體管1615和NMOS晶體管1617的柵極以及電平轉換器1620。PMOS晶體管1615的源極連接到內部電源電壓VDD_INT，且漏極連接到NMOS晶體管1617的漏極，NMOS晶體管1617的源極接地。PMOS晶體管1615的漏極提供信號PWRUPB，其也連接到電平轉換器1620。
電平轉換器1620包括第一和第二PMOS晶體管1621和1622，兩者的源極都連接到外部電源電壓VDD_EXT。PMOS晶體管1621的漏極連接到PMOS晶體管1622的柵極，而PMOS晶體管1622的漏極連接到PMOS晶體管1621的柵極。PMOS晶體管1621的漏極也連接到NMOS晶體管1625的漏極。NMOS晶體管1625的柵極連接到來自電壓檢測器1610的PWRUP信號，且源極接地。PMOS晶體管1622的漏極也連接到NMOS晶體管1626的漏極。NMOS晶體管1626的柵極連接到來自電壓檢測器1610的PWRUPB信號，且源極接地。PMOS晶體管1622的漏極還連接到PMOS晶體管1623和NMOS晶體管1627的柵極。PMOS晶體管1623的源極連接到外部電源電壓VDD_EXT，而漏極連接到NMOS晶體管1627的漏極。NMOS晶體管1627的源極接地。PMOS晶體管1623的漏極提供控制信號SC，其連接到PMOS晶體管1624和NMOS晶體管1628的柵極。PMOS晶體管1624的源極連接到外部電源電壓VDD_EXT，而漏極連接到NMOS晶體管1628的漏極。NMOS晶體管1628的源極接地。PMOS晶體管1624的漏極提供控制信號SCB。
第二參考電壓生成器1230包括PMOS晶體管1231，其柵極連接到來自控制器1600的控制信號SCB。PMOS晶體管1231的源極連接到外部電源電壓VDD_EXT，而漏極提供用作VREF的參考電壓VREF2。PMOS晶體管1231的漏極也連接到NMOS晶體管1232的漏極和柵極，NMOS晶體管1232的源極連接到NMOS晶體管1233的漏極和柵極。NMOS晶體管1233的源極連接到NMOS晶體管1234的漏極。NMOS晶體管1234的柵極連接到來自控制器1600的控制信號SC，而源極接地。
開關1220包括PMOS晶體管1221，其柵極連接到來自控制器1600的控制信號SC、以及NMOS晶體管1222，其柵極連接到來自控制器1600的控制信號SCB，其中分別將PMOS 1221的源極連接到NMOS 1222的漏極，將PMOS1221的漏極連接到NMOS 1222的源極。晶體管1221的源極還連接到來自第一參考電壓生成器1210的第一參考電壓VREF1，同時晶體管1221的漏極還連接到來自第二參考電壓生成器1230的第二參考電壓VREF2端以及最終參考電壓VREF端。
圖5更詳細描述了圖4中的比較器1218。比較器電路1218更適合用于圖5的內部電源電壓生成器1000中。與圖2中包含10個NMOS晶體管和14個PMOS晶體管的比較器127相對比，圖5中的比較器1218只包括2個PMOS晶體管和5個NMOS晶體管。因此，與圖2中的比較器127相比，比較器1218的復雜程度低，且需要的電流小。復雜程度和電流消耗的降低源自比較器1218接收經(jīng)調節(jié)的內部電壓VDD_INT而不是外部電壓VDD_EXT的事實。
現(xiàn)在轉到圖6，通常用標號1000a表示根據(jù)本發(fā)明示例性實施例的另一個實施例中的內部電源電壓生成器。除新的參考電壓生成部分1200a之外，內部電源電壓生成器1000a與圖3中的內部電源電壓生成器1000類似，因此不作過多描述。
參考電壓生成部分1200a包括第一參考電壓生成器1210，其接收內部電源電壓VDD_INT并提供第一參考電壓VREF1給開關1220a、以及第二參考電壓生成器1230a，其接收外部電源電壓VDD_EXT并提供第二參考電壓VREF2給開關1220a。開關1220a和第二參考電壓生成器1230a都從控制器1600接收控制信號SC和SCB，且開關將第一或第二參考電壓中的一個作為參考電壓VREF提供給電壓調節(jié)器1400。
如圖7所示，更詳細描述圖6中的內部電源電壓生成器1000a。參考電壓生成部分1200a包括第一參考電壓生成器1210、第二參考電壓生成器1230a、以及與第一和第二參考電壓生成器都相連的開關1220a。圖7中的第一參考電壓生成器1210與圖4中的第一參考電壓生成器1210一致，因此不作過多描述。
第二參考電壓生成器1230a包括第一電阻1235，其連接到外部電源電壓VDD_EXT。第一電阻1235的另一端連接到第二電阻1236、第一NMOS晶體管1238的柵極以及第二NMOS晶體管1239的漏極。第二電阻1236的另一端提供第二參考電壓VREF2給開關1220a，且還連接到第一NMOS晶體管1238的漏極。第一NMOS晶體管1238的源極連接到第二NMOS晶體管1239的柵極以及第三電阻1237。第三電阻1237的另一端連接到第二NMOS晶體管1239的源極以及第三NMOS晶體管1240的漏極。第三NMOS晶體管1240的柵極連接到來自控制器1600的控制信號SC，且源極接地。
圖8更詳細描述了圖7中的開關1220a。開關1220a包括第一PMOS晶體管1221和第一NMOS晶體管1222，分別將PMOS 1221的源極連接到NMOS1222的漏極，將PMOS 1221的漏極連接到NMOS 1222的源極。第一PMOS晶體管1221的源極連接到第一參考電壓生成器1210，其接收第一參考電壓信號VREF1，而第一PMOS晶體管1221的漏極連接到開關輸出端，以提供參考電壓VREF。第一PMOS晶體管1221的柵極連接到來自控制器1600的控制信號SC，而第一NMOS晶體管1222的柵極連接到來自控制器1600的控制信號SCB。第一NMOS晶體管1222的柵極也連接到第二PMOS晶體管1223的柵極，而將第二PMOS晶體管1223的源極連接到第二NMOS晶體管1224的漏極，將第二PMOS晶體管1223的漏極連接到第二NMOS晶體管1224的源極。第二NMOS晶體管1224的柵極連接到來自控制器1600的控制信號SC。第二PMOS晶體管1223的源極連接到第二參考電壓生成器1230a，以接收第二參考電壓信號VREF2，而第二PMOS晶體管1223的漏極連接到開關輸出端，以提供參考電壓VREF。
工作時，本發(fā)明中的參考電壓生成器1200和1200a只要能在內部電源電壓的小電壓范圍內工作，而不同于傳統(tǒng)參考電壓生成器120，其必須在可能的外部電源電壓的大范圍內工作。因此，本發(fā)明優(yōu)選實施例中的參考電壓生成器的復雜程度低且消耗的電流少。
優(yōu)選實施例中的電壓調節(jié)器如1400可與傳統(tǒng)調節(jié)器140相同。優(yōu)選實施例中的參考電壓生成部分如1200和1200a包括第一參考電壓生成器或Ref_Gen1 1210、第二參考電壓生成器Ref_Gen2如1230或1230a、以及開關如1220或1220a。
Ref_Gen1 1210使用電壓調節(jié)器1400產(chǎn)生的內部電源電壓VDD_INT產(chǎn)生通過開關的VREF1。開關1220響應于來自控制器1600的控制信號如SC和/或SCB將VREF1輸出到電壓調節(jié)器。Ref_Gen2 1230響應于來自控制器1600的控制信號SC和/或SCB使用外部電源電壓VDD_EXT產(chǎn)生VREF2。部件1200將VREF1或VREF2作為參考電壓VREF輸出到電壓調節(jié)器。
控制器1600檢測VDD_INT如1.5V是否高于檢測電壓，并輸出控制信號SC和/或SCB作為檢測結果。這里，檢測電壓是最小工作電壓如1.3V，其可產(chǎn)生穩(wěn)定的參考電壓VREF1或VREF2。當內部電源電壓VDD_INT低于檢測電壓時，如在加電期間，控制器1600輸出的SC為邏輯高電平和/或SCB為邏輯低電平。開關斷開且Ref_Gen2使用VDD_EXT輸出VREF2。電壓調節(jié)器從Ref_Gen2接收參考電壓VREF2，并產(chǎn)生內部電源電壓VDD_INT。
當內部電源電壓VDD_INT達到檢測電壓時，控制器輸出的SC為邏輯低電平和/或SCB為邏輯高電平。開關接通且Ref_Gen1使用VDD_INT輸出VREF1。電壓調節(jié)器從Ref_Gen1接收參考電壓VREF1，并產(chǎn)生內部電源電壓(VDD_INT)。
部件1200在加電期間使用VDD_EXT且之后使用VDD_INT而不是VDD_EXT產(chǎn)生參考電壓。更適宜的是，將VDD_INT的電平調整到有限范圍，如大約在1.3V和1.8V之間，即使VDD_EXT的電平可在較大范圍內變化，如大約在1.5V和5.0V之間。
由于使用VDD_INT作為工作電壓，參考電壓生成器可工作在較小的電壓變化范圍內，如大約在1.3V和1.8V之間。因此，參考電壓生成器的復雜程度低，和/或電流消耗少。
控制器1600包括電壓檢測器1610和電平轉換器1620，其中電壓檢測器檢測內部電壓VDD_INT是否高于檢測電壓，并輸出檢測信號PWRUP和/或PWRUPB。電平轉換器將檢測信號PWRUP和/或PWRUPB轉換為控制信號SC和/或SCB，以控制開關和/或第二參考電壓生成器Ref_Gen2的電路，Ref_Gen2使用外部電壓VDD_EXT。
內部電源電壓生成器(IVG)的工作過程如下1.將外部電源電壓VDD_EXT提供給IVG。
2.當內部電源電壓VDD_INT低于預定檢測電壓時，如在加電期間，檢測信號PWRUP和PWRUPB分別變?yōu)檫壿嫺唠娖交騐DD_INT以及邏輯低電平或0V。
3.電平轉換器將檢測信號電平轉換為控制信號SC和/或SCB。SC變?yōu)檫壿嫺唠娖交騐DD_EXT，且SCB變?yōu)檫壿嫷碗娖交?V。
4.通過控制信號將Ref_Gen2 1230中的PMOS晶體管1231和NMOS晶體管1234開啟。
5.Ref_Gen2使用外部電壓VDD_EXT產(chǎn)生VREF2，并輸出到輸出端，如圖4中的端點1001。通過控制信號將開關1220斷開，因而Ref_Gen1 1210不連接到輸出端1001。
6.電壓調節(jié)器1400根據(jù)Ref_Gen2 1230產(chǎn)生的參考電壓產(chǎn)生內部電源電壓VDD_INT。
7.根據(jù)內部電平上升，當VDD_INT的電平高于預定檢測電壓時，如在加電之后，檢測信號PWRUP和PWRUPB分別變?yōu)檫壿嫷碗娖揭约斑壿嫺唠娖健?br>
8.控制器1600輸出邏輯低電平的控制信號SC和邏輯高電平的SCB。
9.PMOS 1231和NMOS 1234關閉，且開關接通。
10.將Ref_Gen1 1210產(chǎn)生的VREF1輸入到電壓調節(jié)器1400。
11.電壓調節(jié)器使用Ref_Gen1產(chǎn)生的參考電壓產(chǎn)生VDD_INT。
除參考電壓生成部分1200a之外，圖6到圖8另一個實施例中的內部電壓生成器1000a的工作過程與上述圖3到圖5實施例中的內部電壓生成器1000類似。
參考電壓生成部分1200a包括Ref_Gen1 1210、開關1220a以及Ref_Gen21230a。例如，在加電期間，Ref_Gen2使用外部電壓VDD_EXT產(chǎn)生VREF2。Ref_Gen1使用內部電壓VDD_INT產(chǎn)生VREF1。
開關1220a根據(jù)來自控制器1600的控制信號SC和SCB有選擇地輸出VREF1或VREF2。在加電期間，控制器輸出邏輯高電平的控制信號SC和邏輯低電平的控制信號SCB，從而選擇了Ref_Gen2 1230a輸出的VREF2。
在加電之后，控制器輸出邏輯低電平的SC和邏輯高電平的SCB，從而選擇了Ref_Gen1 1210輸出的VREF1。從開關輸出的可選擇電壓不管是VREF1還是VREF2成為參考電壓VREF，并傳送給電壓調節(jié)器1400。電壓調節(jié)器根據(jù)參考電壓產(chǎn)生內部電源電壓。
正如本領域技術人員所理解的，也給出了其他實施例。例如，可使用計數(shù)器來實現(xiàn)控制器。外部加電信息可用來控制參考電壓生成器。
盡管這里參照附圖描述了說明性的實施例，應理解本發(fā)明不限于這些精確實施例，且本領域技術人員對此所作的不偏離本發(fā)明范圍或實質的不同變化和修改也有效。所有這些變化和修改都包括在本發(fā)明范圍內，正如所附權利要求中所描述的那樣。
權利要求
1.一種內部電壓生成器，包括第一參考電壓生成器，用于接收外部電壓，并提供第一參考電壓；第二參考電壓生成器，用于接收內部電壓，并提供第二參考電壓；以及電壓調節(jié)器，其與第一參考電壓生成器和第二參考電壓生成器中的至少一個信號聯(lián)絡，以接收第一或第二參考電壓并提供內部電壓。
2.如權利要求1所述的內部電壓生成器，還包括控制器，其與第二參考電壓生成器信號聯(lián)絡。
3.如權利要求1所述的內部電壓生成器，還包括開關，其與第一和第二參考電壓生成器中的至少一個信號聯(lián)絡。
4.如權利要求3所述的內部電壓生成器，其中電壓調節(jié)器與開關信號聯(lián)絡。
5.如權利要求1所述的內部電壓生成器還包括控制器，其與開關信號聯(lián)絡。
6.如權利要求1所述的內部電壓生成器，第二參考電壓生成器具有一個輸出驅動器，其輸出電流比第一參考電壓生成器的輸出電流大。
7.如權利要求1所述的內部電壓生成器，第二參考電壓生成器包括為降低電流消耗、減少門電路數(shù)量以及降低部件復雜程度中的至少一個而配置的電路。
8.如權利要求3所述的內部電壓生成器，其中開關與第一和第二參考電壓生成器信號聯(lián)絡，且電壓調節(jié)器與開關信號聯(lián)絡。
9.如權利要求3所述的內部電壓生成器，其中第一參考電壓生成器具有少量的門電路。
10.如權利要求3所述的內部電壓生成器，其中開關與第二參考電壓生成器信號聯(lián)絡，且電壓調節(jié)器與開關和第一參考電壓生成器信號聯(lián)絡。
11.如權利要求10所述的內部電壓生成器，其中開關的門電路數(shù)量少。
12.如權利要求1所述的內部電壓生成器，其中將外部電壓提供給內部電壓生成器和組成內部電壓調節(jié)器的芯片中的至少一個。
13.如權利要求2所述的內部電壓生成器，控制器包括一內部電壓檢測部分；以及一電平轉換部分，其與內部電壓檢測部分信號聯(lián)絡。
14.如權利要求13所述的內部電壓生成器，其中當檢測的內部電壓低于一閾值時，控制器啟動第一參考電壓生成器，且當檢測的內部電壓高于一閾值時，控制器啟動第二參考電壓生成器。
15.如權利要求13所述的內部電壓生成器，其中當檢測的內部電壓低于一閾值時，控制器指示開關選擇第一參考電壓，且當檢測的內部電壓高于一閾值時，控制器指示開關選擇第二參考電壓。
16.如權利要求5所述的內部電壓生成器，控制器包括一定時器部分。
17.如權利要求16所述的內部電壓生成器，控制器還包括一電平轉換部分，其與定時器部分信號聯(lián)絡。
18.如權利要求16所述的內部電壓生成器，其中當定時器低于一閾值時，控制器啟動第一參考電壓生成器，且當定時器高于一閾值時，控制器啟動第二參考電壓生成器。
19.如權利要求16所述的內部電壓生成器，其中當定時器低于一閾值時，控制器指示開關選擇第一參考電壓，且當定時器高于一閾值時，控制器指示開關選擇第二參考電壓。
20.一種產(chǎn)生內部電壓的方法，該方法包括接收外部電壓；響應于所接收的外部電壓產(chǎn)生第一參考電壓；相應于第一參考電壓調整內部電壓；響應于內部電壓產(chǎn)生第二參考電壓；以及相應于第二參考電壓調整內部電壓。
21.如權利要求20所述的方法，還包括檢測內部電壓是否超過一閾值；以及如果內部電壓超過該閾值，則將相應于第一參考電壓調整的內部電壓切換到相應于第二參考電壓調整的內部電壓。
22.如權利要求21所述的方法，還包括檢測內部電壓是否超過一閾值；以及如果內部電壓未超過該閾值，則將相應于第二參考電壓調整的內部電壓切換到相應于第一參考電壓調整的內部電壓。
23.如權利要求20所述的方法，還包括檢測是否定時器超過一閾值；以及如果定時器超過該閾值，則將相應于第一參考電壓調整的內部電壓切換到相應于第二參考電壓調整的內部電壓。
24.一種內部電壓生成器，包括第一參考電壓生成裝置，其響應于外部電壓產(chǎn)生第一參考電壓；第二參考電壓生成裝置，其響應于內部電壓產(chǎn)生第二參考電壓；電壓調節(jié)裝置，其相應于至少第一和第二參考電壓中的一個調整內部電壓。
25.如權利要求24所述的內部電壓生成器，還包括檢測裝置，其檢測內部電壓是否超過一閾值；以及切換裝置，其當內部電壓超過該閾值時，則將相應于第一參考電壓調整的內部電壓切換到相應于第二參考電壓調整的內部電壓。
26.如權利要求25所述的內部電壓生成器，其中切換裝置被配置用于當內部電壓未超過該閾值時，將相應于第二參考電壓調整的內部電壓切換到相應于第一參考電壓調整的內部電壓。
全文摘要
提供一種內部電壓生成器和方法，內部電壓生成器包括第一參考電壓生成器，用于接收外部電壓并提供第一參考電壓、第二參考電壓生成器，用于接收內部電壓并提供第二參考電壓、以及電壓調節(jié)器，其與第一參考電壓生成器和/或第二參考電壓生成器信號聯(lián)絡，以接收第一或第二參考電壓并提供內部電壓；產(chǎn)生內部電壓的方法包括接收外部電壓、響應于所接收外部電壓生成第一參考電壓、相應于第一參考電壓調節(jié)內部電壓、響應于內部電壓生成第二參考電壓、以及相應于第二參考電壓調節(jié)內部電壓。
文檔編號G05F1/46GK1753098SQ20051007019
公開日2006年3月29日 申請日期2005年5月10日 優(yōu)先權日2004年9月20日
發(fā)明者李炳勛, 金善券 申請人:三星電子株式會社