本發(fā)明涉及一種計時裝置及電子設(shè)備。

背景技術(shù)：
計時IC（IntegratedCircuit：集成電路）為，對預(yù)先設(shè)定的時間進行計測，并在結(jié)束計測時輸出計測結(jié)束信號的IC，其被應(yīng)用于各種用途。例如，可以構(gòu)成如下的系統(tǒng)，即，在為了削減消耗電力而將CPU（CentralProcessingUnit：中央處理器）設(shè)定為休眠模式之后，當欲經(jīng)過預(yù)定時間之后喚醒該CPU并實施預(yù)定的計算處理時，計時器IC對該預(yù)定時間進行計測并將所輸出的計測結(jié)束信號作為中斷信號而向CPU輸入，CPU接收中斷信號并實施預(yù)定的計算處理。作為計時器IC的計測時間的設(shè)定方法，可以考慮兩種方法。一種設(shè)定方法為，經(jīng)由計時器IC的串行接口用的外部端子（串行時鐘端子以及串行數(shù)據(jù)端子等）而將計測時間的設(shè)定值寫入內(nèi)部寄存器中的方法，另一種設(shè)定方法為，通過計時器IC的多個外部端子直接設(shè)定計測時間的方法。前者的設(shè)定方法由于計時器IC的設(shè)定用的端子數(shù)較少即可，從而能夠選擇便宜的封裝件，因此有利于低成本化。但是，在例如被搭載于車輛上的情況下，雖然要求高可靠性，但是由于由發(fā)動機等所產(chǎn)生的噪聲的影響、或者由于設(shè)定值的寫入用的程序的缺陷，因此有可能寫入錯誤的設(shè)定值，從而有時會缺乏可靠性。因此，在要求較高的可靠性時，雖然后者的設(shè)定方法有效，但是必須確保較多的端子以用于計時器IC的設(shè)定。因此，在要求低成本化的情況下，需要盡可能地削減設(shè)定用的端子以外的端子，以便能夠使用廉價的封裝件。另外，為了降低由于噪聲的影響等而導(dǎo)致實施錯誤的設(shè)定的可能性，優(yōu)選為，計時器IC僅在欲對設(shè)定值進行變更時，使用外部端子的設(shè)定值來實施計測，而在不需要對設(shè)定值進行變更時，不使用外部端子的設(shè)定值（不覆蓋相同的設(shè)定值）來實施計測。對此，雖然只需在計時器IC上，設(shè)置用于選擇是否使用外部端子的設(shè)定值的專用的外部端子即可，但是如上所述，在端子數(shù)量上有時會沒有余量，從而有時會無法分配專用的外部端子。專利文獻1：日本特開平3-250226號公報

技術(shù)實現(xiàn)要素：
本發(fā)明是鑒于上述的問題點而完成的，根據(jù)本發(fā)明的幾個方式，能夠提供一種如下的計時裝置及電子設(shè)備，其能夠在不設(shè)置專用的外部端子的條件下，對計測處理進行變更。本發(fā)明是為了解決上述的課題中的至少一部分而完成的，并且能夠作為以下的方式或者應(yīng)用例來實現(xiàn)。應(yīng)用例1本應(yīng)用例所涉及的計時裝置包括：第一外部端子；輸入時間判斷電路，其對被輸入至所述第一外部端子中的預(yù)定的信號的輸入時間與給予的判斷時間之間的大小關(guān)系進行判斷；計數(shù)電路，其對給予的設(shè)定值進行計數(shù)，所述計數(shù)電路根據(jù)所述輸入時間判斷電路的判斷結(jié)果來對處理進行變更。設(shè)定值既可以為預(yù)先決定的固定值，也可以為可變。預(yù)定的信號既可以為例如持續(xù)低電平的信號，也可以為持續(xù)高電平的信號。該計時裝置對被輸入至第一外部端子中的預(yù)定的信號的輸入時間進行判斷，并根據(jù)判斷結(jié)果來對計數(shù)電路的處理進行變更。因此，根據(jù)該計時裝置，通過對被輸入至第一外部端子中的預(yù)定的信號的輸入時間進行變更，從而即使不設(shè)置專用的外部端子也能夠?qū)τ嫓y處理進行變更。應(yīng)用例2在上述應(yīng)用例所涉及的計時裝置中，可以采用如下方式，即，所述計數(shù)電路根據(jù)所述輸入時間判斷電路的判斷結(jié)果，來選擇是否對計數(shù)值進行初始化。如果采用這種方式，則通過對被輸入至第一外部端子中的預(yù)定的信號的輸入時間進行變更，從而能夠在不設(shè)置專用的外部端子的條件下，選擇是否對計數(shù)電路的計數(shù)值進行初始化。應(yīng)用例3自在上述應(yīng)用例所涉及的計時裝置中，可以采用如下方式，即，還包括第二外部端子，所述計數(shù)電路在結(jié)束所述設(shè)定值的計數(shù)時，經(jīng)由所述第二外部端子而輸出計測結(jié)束信號，且接下來在所述預(yù)定的信號被輸入至所述第一外部端子中時，不依據(jù)所述輸入時間判斷電路的判斷結(jié)果，而結(jié)束所述計測結(jié)束信號的輸出。如果采用這種方式，則能夠通過向第一外部端子輸入預(yù)定的信號，從而結(jié)束計測結(jié)束信號的輸出，并且根據(jù)預(yù)定的輸入時間來對計測處理進行變更。應(yīng)用例4在上述應(yīng)用例所涉及的計時裝置中，可以采用如下方式，即，所述計數(shù)電路在每次結(jié)束所述設(shè)定值的計數(shù)時，重新對所述設(shè)定值進行計數(shù)。如果采用這種方式，則通過以與從第二外部端子中輸出的計測結(jié)束信號同步的方式，向第一外部端子輸入預(yù)定的信號，從而能夠以固定周期向計時裝置反復(fù)地輸出計測結(jié)束信號。應(yīng)用例5在上述應(yīng)用例所涉及的計時裝置中，可以采用如下方式，即，還包括第三～第n（n≥3）外部端子，所述計數(shù)電路包含對所述設(shè)定值進行存儲的緩沖器，并根據(jù)所述輸入時間判斷電路的判斷結(jié)果，來選擇是否將被存儲于所述緩沖器中的所述設(shè)定值更新為，與被輸入至第三～第n外部端子的信號相對應(yīng)的設(shè)定值。如果采用這種方式，則通過對被輸入至第一外部端子中的預(yù)定的信號的輸入時間進行變更，從而能夠選擇是否將計數(shù)電路的設(shè)定值更新為，與被輸入至第三～第n外部端子的信號相對應(yīng)的設(shè)定值。應(yīng)用例6在上述應(yīng)用例所涉及的計時裝置中，可以采用如下方式，即，所述輸入時間判斷電路將第一時鐘信號的預(yù)定周期的時間作為所述判斷時間，而對所述預(yù)定的信號的輸入時間與該判斷時間之間的大小關(guān)系進行判斷。如果采用這種方式，則通過對預(yù)定的信號的輸入時間中的第一時鐘信號的數(shù)量進行計數(shù)，從而能夠容易地對預(yù)定的信號的輸入時間與判斷時間之間的大小關(guān)系進行判斷。應(yīng)用例7在上述應(yīng)用例所涉及的計時裝置中，可以采用如下方式，即，還包括第n＋1～第m（m≥n＋1）外部端子，所述計數(shù)電路根據(jù)與被輸入至所述第n＋1～第m外部端子中的信號相對應(yīng)的頻率的第二時鐘信號，來對所述設(shè)定值進行計數(shù)。如果采用這種方式，則由于計時裝置的計測時間是根據(jù)第二時鐘信號的周期與設(shè)定值的乘積而決定的，因此能夠通過將第二時鐘信號的頻率設(shè)定為可變從而擴大計測時間的選擇范圍。應(yīng)用例8本應(yīng)用例所涉及的電子設(shè)備包括上述的任意一個計時裝置。附圖說明圖1為表示本實施方式的計時裝置的結(jié)構(gòu)例的圖。圖2為表示時鐘生成電路的結(jié)構(gòu)例的圖。圖3為表示預(yù)置遞減計數(shù)器的結(jié)構(gòu)例的圖。圖4為表示輸入時間判斷電路的結(jié)構(gòu)例的圖。圖5為表示本實施方式的計時裝置的外部連接例的圖。圖6為表示本實施方式的計時裝置的外部連接例的圖。圖7（A）為表示假設(shè)沒有延遲電路的情況下的、重復(fù)模式時的計測結(jié)束信號的生成正時的圖，圖7（B）為表示本實施方式的計時裝置中的、重復(fù)模式時的計測結(jié)束信號的生成正時的圖。圖8（A）為表示在輸入有長于判斷時間的輸入時間的信號時的、輸入時間判斷電路的處理的正時的圖，圖8（B）為表示在輸入有短于判斷時間的輸入時間的信號時的、輸入時間判斷電路的處理的正時的圖。圖9為表示本實施方式的計時裝置的單一模式時的動作正時的圖。圖10為表示本實施方式的計時裝置的重復(fù)模式時的動作正時的圖。圖11為本實施方式的電子設(shè)備的功能框圖。具體實施方式以下，使用附圖來對本發(fā)明的優(yōu)選實施方式詳細進行說明。另外，在下文中所說明的實施方式并不是對權(quán)利要求所記載的本發(fā)明的內(nèi)容不適當?shù)剡M行限定的方式。此外，在下文中所說明的全部結(jié)構(gòu)并不一定都是本發(fā)明的必要構(gòu)成要件。1．計時裝置1-1．計時裝置的結(jié)構(gòu)以及功能圖1為，表示本實施方式的計時裝置的結(jié)構(gòu)例的圖。本實施方式的計時裝置1以包括如下部件的方式而構(gòu)成，即包括：電源電路10、晶體振蕩電路20、時鐘生成電路30、預(yù)置遞減計數(shù)器40、延遲電路50、輸入時間判斷電路60、測試電路70、NMOS（NegativechannelMentalOxideSemiconductor：N型金屬氧化物半導(dǎo)體）晶體管80。此外，本實施方式的計時裝置1設(shè)置有14個外部端子（VDD（漏極）端子、AX2輸入端子、AX1輸入端子、AX0輸入端子、RES（復(fù)位）輸入端子、TEST輸入端子、BX5輸入端子、BX4輸入端子、BX3輸入端子、BX2輸入端子、BX1輸入端子、BX0輸入端子、GND（接地）端子、OUT輸出端子）。但是，本實施方式的計時裝置1也可以采用如下結(jié)構(gòu)，即，省略或變更這些要素的一部分、或者追加其他的要素的結(jié)構(gòu)。電源電路10使從VDD端子供給的電源電壓低電壓化，并生成晶體振蕩電路20的電源電壓12以及其他的電路的電源電壓。晶體振蕩電路20由未圖示的水晶振子和振蕩電路構(gòu)成，并生成以與水晶振子的諧振頻率相對應(yīng)的預(yù)定的頻率（例如，32.768kHz）進行振蕩的原子鐘信號22。時鐘生成電路30生成將原子鐘信號22分頻了的多個分頻時鐘信號，并從原子鐘信號22以及多個分頻時鐘信號中選擇與AX2輸入端子、AX1輸入端子、AX0輸入端子的電壓相對應(yīng)的一個時鐘信號，作為選擇時鐘信號32而進行輸出。此外，時鐘生成電路30將原子鐘信號22以及多個分頻時鐘信號中的預(yù)先決定的一個時鐘信號，作為固定時鐘信號34而進行輸出。圖2為，表示時鐘生成電路30的結(jié)構(gòu)例的圖。圖2所示的時鐘生成電路30以包括分頻電路310、選擇電路320以及緩沖器元件330的方式而構(gòu)成。分頻電路310生成將原子鐘信號22（32.768kHz）分別進行了2分頻、4（＝22）分頻、8（＝23）分頻、16（＝24）分頻、32（＝25）分頻、64（＝26）分頻、128（＝27）分頻、256（＝28）分頻、512（＝29）分頻、1024（＝210）分頻、2048（＝211）分頻、4096（＝212）分頻、8192（＝213）分頻、16384（＝214）分頻、32768（＝215）的時鐘信號。這些分頻時鐘信號通過構(gòu)成15個使用了觸發(fā)器的波進型的分頻電路，從而能夠較為容易地生成。另外，將32.768kHz的原子鐘信號22進行了32768分頻的時鐘信號的一個周期相當于1秒。并且，分頻電路310生成如下的時鐘信號，即，對該一個周期相當于1秒的時鐘信號（32768分頻時鐘信號）進行了60分頻的時鐘信號（一個周期相當于1分鐘）、對該一個周期相當于1分鐘的時鐘信號進行了60分頻的時鐘信號（一個周期相當于1小時）、對該一個周期相當于1小時的時鐘信號進行了24分頻的時鐘信號（一個周期相當于1天）、以及對該一個周期相當于1天的時鐘信號進行了365分頻的時鐘信號（一個周期相當于1年）。選擇電路320從原子鐘信號22以及分頻電路310所生成的19個種類的分頻時鐘信號中的、在設(shè)計階段預(yù)先決定的8個種類的時鐘信號（例如，2分頻時鐘信號、8分頻時鐘信號、128分頻時鐘信號、512分頻時鐘信號、1秒時鐘信號、1分鐘時鐘信號、1小時時鐘信號、1天時鐘信號）中，選擇與從AX2輸入端子、AX1輸入端子、AX0輸入端子輸入的信號（電壓）相對應(yīng)的一個時鐘信號，以作為選擇時鐘信號32而進行輸出。此外，圖2所示的時鐘生成電路30將原子鐘信號22經(jīng)由緩沖器元件330作為固定時鐘信號34而進行輸出。另外，分頻電路310通過復(fù)位信號64（低頻度）而被復(fù)位，由此，使選擇時鐘信號32的相位被初始化。返回至圖1，預(yù)置遞減計數(shù)器40在被初始化為所設(shè)定的預(yù)置值之后，以與選擇時鐘信號32同步的方式實施遞減計數(shù)，且當計數(shù)值成為0時，輸出高電平的退位信號（借位信號）42。圖3為，表示預(yù)置遞減計數(shù)器40的結(jié)構(gòu)例的圖。圖3所示的預(yù)置遞減計數(shù)器40以包括六位遞減計數(shù)器410和預(yù)置緩沖器420的方式而構(gòu)成。六位遞減計數(shù)器410根據(jù)復(fù)位信號64（低頻度），而非同步地設(shè)置被存儲于預(yù)置緩沖器420中的六位的預(yù)置值，并在復(fù)位信號64解除后，以與選擇時鐘信號32的上升沿同步的方式實施遞減計數(shù)。而且，六位遞減計數(shù)器410在計數(shù)值從1變?yōu)?時，輸出高電平的退位信號42。該退位信號42在輸入有低電平的延遲信號52之前不被消除而維持高電平。而且，六位遞減計數(shù)器410以與計數(shù)值變?yōu)?之后的接下來的選擇時鐘信號32的上升沿同步的方式，對被存儲于預(yù)置緩沖器420中的六位的預(yù)置值非同步地進行設(shè)置，并再次實施遞減計數(shù)。即，如果復(fù)位信號64為高電平，則六位遞減計數(shù)器410以固定周期反復(fù)實施從預(yù)置值起到0為止的遞減計數(shù)，而在復(fù)位信號64變?yōu)榈碗娖綍r，強制性地被初始化為預(yù)置值。預(yù)置緩沖器420根據(jù)復(fù)位信號64（低頻度），而非同步地載入從BX5輸入端子、BX4輸入端子、BX3輸入端子、BX2輸入端子、BX1輸入端子以及BX0輸入端子輸入的信號（電壓），并對六位的預(yù)置值進行存儲。因此，在復(fù)位信號64為低電平時，預(yù)置緩沖器420被更新為對BX5～BX0輸入端子所設(shè)定的預(yù)置值，并且六位遞減計數(shù)器410被初始化為存儲于預(yù)置緩沖器420中的更新后的預(yù)置值（即、對BX5～BX0輸入端子所設(shè)定的預(yù)置值）。而且，在復(fù)位信號64成為高電平之后，六位遞減計數(shù)器410實施遞減計數(shù)。返回至圖1，延遲電路50輸出使從RES輸入端子輸入的信號僅延遲預(yù)定時間（例如100ns）的延遲信號52。延遲電路50例如可以為串聯(lián)連接了多個緩沖元件的結(jié)構(gòu)，也可以通過使用了電阻和電容器的CR電路而構(gòu)成。輸入時間判斷電路60根據(jù)延遲信號52，來對從RES輸入端子輸入的信號的輸入時間與預(yù)定的判斷時間之間的大小關(guān)系進行判斷。尤其是，本實施方式中的輸入時間判斷電路60通過對延遲信號52的低電平的時間與固定時鐘信號34的一個周期的時間（該一個周期的時間相當于判斷時間）進行比較，從而實施從RES輸入端子輸入的低電平的信號的輸入時間與判斷時間相比是較長還是較短的判斷。圖4為，表示輸入時間判斷電路60的結(jié)構(gòu)例的圖。圖4所示的輸入時間判斷電路60以包括兩個D觸發(fā)器610、620的方式而構(gòu)成，所述D觸發(fā)器610、620具有非同步設(shè)置以及非同步復(fù)位功能。D觸發(fā)器610中，在數(shù)據(jù)輸入端子（D）和非同步設(shè)置輸入端子（S）中輸入有延遲信號52，在時鐘輸入端子中輸入有固定時鐘信號34，非同步復(fù)位輸入端子（R）被接地。D觸發(fā)器620中，數(shù)據(jù)輸入端子（D）與D觸發(fā)器610的數(shù)據(jù)輸出端子（Q）連接，在時鐘輸入端子中輸入有固定時鐘信號34，在非同步設(shè)置輸入端子（S）中輸入有延遲信號52，且非同步復(fù)位輸入端子（R）被接地。從D觸發(fā)器620的數(shù)據(jù)輸出端子（Q）輸出的信號作為復(fù)位信號64而被供給至時鐘生成電路30以及預(yù)置遞減計數(shù)器40。此外，從D觸發(fā)器620的反轉(zhuǎn)數(shù)據(jù)輸出端子（/Q）輸出的信號為輸入時間判斷信號62。返回至圖1，測試電路70為用于實施各個電路的測試的電路，例如，能夠加速對預(yù)置遞減計數(shù)器40的計數(shù)動作進行加速并實施輸出值的測試。在NMOS晶體管80中，在柵極端子中輸入有退位信號42，且源極端子經(jīng)由GND端子而被接地，漏極端子與OUT輸出端子連接。因此，當預(yù)置遞減計數(shù)器40進行遞減計數(shù)直至為0，從而退位信號42從低電平變化為高電平時，NMOS晶體管80從斷開變?yōu)閷?dǎo)通且漏極端子從高阻抗狀態(tài)變化為低電平。從NMOS晶體管80的漏極端子輸出的信號作為計測結(jié)束信號82而從OUT輸出端子被輸出到外部。因此，OUT輸出端子為如下的開漏輸出端子，且在計時裝置1的外部被提升至電源電壓，所述開漏輸出端子通常為高阻抗狀態(tài)，而當預(yù)置遞減計數(shù)器40對預(yù)先設(shè)定的預(yù)置值進行計數(shù)時（即，計時裝置1對設(shè)定時間進行計測時）變?yōu)榈碗娖健Ａ硗?，圖1中的預(yù)置遞減計數(shù)器40、延遲電路50、輸入時間判斷電路60分別對應(yīng)于本發(fā)明中的“計數(shù)電路”、“延遲電路”、“輸入時間判斷電路”。此外，預(yù)置緩沖器420對應(yīng)于本發(fā)明中的“緩沖器”。此外，RES輸入端子和OUT輸出端子分別對應(yīng)于本發(fā)明中的“第一外部端子”和“第二外部端子”，BX0～BX5輸入端子對應(yīng)于本發(fā)明中的“第三～第n外部端子”（n＝8的情況），AX0～AX2輸入端子對應(yīng)于本發(fā)明中的“第n＋1～第m外部端子”（n＝8、m＝11的情況）。此外，固定時鐘信號34和選擇時鐘信號32分別對應(yīng)于本發(fā)明中的“第一時鐘信號”和“第二時鐘信號”。此外，從RES輸入端子輸入的低電平的信號為，本發(fā)明中的“被輸入至第一外部端子的預(yù)定的信號”的一個示例。1-2．計時裝置的外部連接方法如圖1所示，本實施方式的計時裝置1使用14個外部端子，當用14管腳的封裝件進行安裝時，將用盡全部的管腳。因此，無法分配用于選擇單一模式和重復(fù)模式中的任意一個的外部端子，其中，所述單一模式為預(yù)置遞減計數(shù)器40對所設(shè)定的計數(shù)值僅進行一次計數(shù)（計時裝置1對設(shè)定時間僅進行一次計測）的模式，所述重復(fù)模式為預(yù)置遞減計數(shù)器40以固定的周期反復(fù)對所設(shè)定的計數(shù)值進行計數(shù)（計時裝置1以固定周期對設(shè)定時間反復(fù)進行計測）的模式。因此，本實施方式的計時裝置1被設(shè)定為，能夠通過從外部向RES輸入端子輸入啟動信號來實現(xiàn)單一模式，并且通過對RES輸入端子和OUT輸出端子進行連接來實現(xiàn)重復(fù)模式。圖5為，表示本實施方式的計時裝置1的外部連接例的圖。在圖5的示例中，在計時裝置1的VDD端子中供給有電源電壓VDD1，且GND端子被接地。此外，計時裝置1的TEST端子通過機械式的開關(guān)SW1的開關(guān)設(shè)定，從而在通常動作時被接地，而在測試動作時被供給電源電壓VDD1。計時裝置1的AX2、AX1、AX0端子與雙列直插開關(guān)DP1連接，并且被輸入與雙列直插開關(guān)DP1的開關(guān)設(shè)定相對應(yīng)的三位數(shù)據(jù)。同樣地，計時裝置1的BX5、BX4、BX3、BX2、BX1、BX0端子與雙列直插開關(guān)DP2連接，并被輸入與雙列直插開關(guān)DP2的開關(guān)設(shè)定相對應(yīng)的六位數(shù)據(jù)。計時裝置1的OUT輸出端子與CPU2的IRQ輸入端子（低頻度的中斷輸入端子）連接，并經(jīng)由上拉電阻R1而被提升至電源電壓VDD2（與CPU2的電源電壓相同的電源電壓）。并且，計時裝置1的RES輸入端子經(jīng)由機械式的開關(guān)SW2而與OUT輸出端子連接，并且經(jīng)由機械式的開關(guān)SW3而與輸入用端子IN連接。根據(jù)這種連接，通過使開關(guān)SW2斷開（切斷）并使開關(guān)SW3導(dǎo)通（連接），從而能夠以單一模式來使計時裝置1動作。即，當從輸入用端子IN輸入指示計測開始的低電平的啟動信號時，該啟動信號將被輸入至計時裝置1的RES輸入端子中，從而計時裝置1開始設(shè)定時間的計測，并在結(jié)束計測時從OUT輸出端子輸出低電平的計測結(jié)束信號82。由此，計時裝置1的OUT輸出端子（即，CPU2的IRQ輸入端子）從高電平變化為低電平，CPU2實施必要的中斷處理。計時裝置1在從輸入用端子IN輸入了新的啟動信號時，結(jié)束計測結(jié)束信號82（中斷信號）的輸出并實施設(shè)定時間的計測，且重新輸出計測結(jié)束信號82（中斷信號）。以這種方式，能夠?qū)崿F(xiàn)對于一次的啟動信號僅產(chǎn)生一次計測結(jié)束信號82（中斷信號）的單一模式。另一方面，在通過使開關(guān)SW2斷開（切斷）并使開關(guān)SW3導(dǎo)通（連接）、從而使計時裝置1開始設(shè)定時間的計測之后，通過將開關(guān)SW2變更為導(dǎo)通（連接），將開關(guān)SW3變更為斷開（切斷），從而能夠以重復(fù)模式來使計時裝置1動作。即，當使開關(guān)SW2斷開（切斷），開關(guān)SW3導(dǎo)通（連接）并從輸入用端子IN輸入指示計測開始的啟動信號時，該啟動信號將被輸入至計時裝置1的RES輸入端子，從而計時裝置1開始設(shè)定時間的計測。之后，將開關(guān)SW2變更為導(dǎo)通（連接），將開關(guān)SW3變更為斷開（切斷）。由于計時裝置1在結(jié)束計測時從OUT輸出端子輸出低電平的計測結(jié)束信號82，因此CPU2實施必要的中斷處理。此時，由于開關(guān)SW2處于導(dǎo)通（連接），開關(guān)SW3處于斷開（切斷），因此從計時裝置1的OUT輸出端子輸出的計測結(jié)束信號82作為重新啟動信號而被輸入至RES輸入端子。通過該重新啟動信號，從而結(jié)束計測結(jié)束信號82（中斷信號）的輸出。但是，由于重新啟動信號的輸入時間較短，因此不產(chǎn)生復(fù)位信號64，六位遞減計數(shù)器410以與選擇時鐘信號32的上升沿同步的方式繼續(xù)進行遞減計數(shù)。而且，由于計時裝置1在結(jié)束第二次的計測時從OUT輸出端子再次輸出計測結(jié)束信號82，因此CPU2再次實施必要的中斷處理。在此之后，同樣地，每當從計時裝置1的OUT輸出端子輸出計測結(jié)束信號82時，該信號作為接下來的重新啟動信號而被輸入至RES輸入端子從而結(jié)束計測結(jié)束信號82的輸出，進而以固定周期反復(fù)進行由計時裝置1實施的設(shè)定時間的計測。以這種方式，能夠?qū)崿F(xiàn)對于一次的啟動信號以固定周期反復(fù)產(chǎn)生計測結(jié)束信號82（CPU2的中斷信號）的重復(fù)模式。另外，無論單一模式或重復(fù)模式，均可以使開關(guān)SW3常時導(dǎo)通（連接）、或者可以去除開關(guān)SW3，而使輸入用端子IN與計時裝置1的RES輸入端子連接。此外，還可以采用如下方式，即，代替開關(guān)SW3而設(shè)置兩個輸入AND電路，且將兩個輸入AND電路中的一個的輸入端子與輸入用端子IN連接，兩個輸入AND電路中的另一個的輸入端子與開關(guān)SW2的端子（未與計時裝置1的OUT輸出端子連接的一側(cè)的端子）連接，并將兩個輸入AND電路的輸出端子與計時裝置1的RES輸入端子連接。如果采用這種方式，則通過將開關(guān)SW2固定為斷開或?qū)ǎ瑥亩軌蛟诓粚嵤╅_關(guān)控制的條件下，選擇單一模式和重復(fù)模式中的任意一個。另外，在將開關(guān)SW2置于導(dǎo)通從而選擇重復(fù)模式的情況下，只需從輸入用端子IN僅輸入最初的啟動信號即可。圖6為，表示本實施方式的計時裝置1的外部連接的另一示例的圖。圖6的外部連接例與圖5的示例相比，計時裝置1的RES輸入端子和OUT輸出端子的連接方法有所不同。由于圖6中的計時裝置1的其他外部端子的連接與圖5相同，因此省略其說明。在圖6的示例中，計時裝置1的RES輸入端子經(jīng)由三態(tài)緩沖器TB1而與OUT輸出端子連接，并且經(jīng)由三態(tài)緩沖器TB2而與CPU2的輸入/輸出端口IO2連接。此外，計時裝置1的RES輸入端子經(jīng)由上拉電阻R2而被提升至電源電壓VDD1。三態(tài)緩沖器TB1的控制輸入端子（低頻度）與CPU2的輸入/輸出端口IO1連接，并且在輸入/輸出端口IO1為低電平時作為緩沖器而發(fā)揮功能，而在輸入/輸出端口IO1為高電平時數(shù)據(jù)輸出端子成為高阻抗狀態(tài)。此外，三態(tài)緩沖器TB2的控制輸入端子（高頻度）與CPU2的輸入/輸出端口IO1連接，并且在輸入/輸出端口IO1為高電平時作為緩沖器而發(fā)揮功能，而在輸入/輸出端口IO1為低電平時數(shù)據(jù)輸出端子成為高阻抗狀態(tài)。通過這種連接，在計時裝置1的RES輸入端子中，在CPU2的輸入/輸出端口IO1為高電平時被輸入與CPU2的輸入/輸出端口IO2相同的邏輯電平（高電平/低電平）的信號，而在CPU2的輸入/輸出端口IO1為低電平時被輸入與計時裝置1的OUT輸出端子相同的邏輯電平（高電平/低電平）的信號。因此，通過CPU2將輸入/輸出端口IO1設(shè)定為高電平，從而能夠使計時裝置1以單一模式動作。即，在CPU2將輸入/輸出端口I01設(shè)定為高電平，并從輸入/輸出端口IO2輸入了指示計測開始的啟動信號時，該啟動信號將被輸入至計時裝置1的RES輸入端子中，從而計時裝置1開始設(shè)定時間的計測，并在結(jié)束計測時，從OUT輸出端子輸出低電平的計測結(jié)束信號82。由此，計時裝置1的OUT輸出端子（即，CPU2的IRQ輸入端子）從高電平變化為低電平，從而CPU2實施必要的中斷處理。計時裝置1在每次從CPU2的輸入/輸出端口IO2輸入了新的啟動信號時，結(jié)束計測結(jié)束信號82的輸出，并實施設(shè)定時間的計測。以這種方式，能夠?qū)崿F(xiàn)對于一次的啟動信號僅產(chǎn)生一次計測結(jié)束信號82（CPU2的中斷信號）的單一模式。另一方面，在通過CPU2將輸入/輸出端口IO1設(shè)定為高電平從而使計時裝置1開始了設(shè)定時間的計測之后，通過將輸入/輸出端口IO1變更為低電平，從而能夠使計時裝置1以重復(fù)模式動作。即，在CPU2將輸入/輸出端口IO1設(shè)定為高電平，并從輸入/輸出端口IO2中輸入了指示計測開始的啟動信號時，該啟動信號將被輸入至計時裝置1的RES輸入端子中，從而計時裝置1開始設(shè)定時間的計測。之后，CPU2將輸入/輸出端口IO1變更為低電平。由于在計時裝置1結(jié)束計測時，從OUT輸出端子輸出低電平的計測結(jié)束信號82，因此CPU2實施必要的中斷處理。此時，由于CPU2的輸入/輸出端口IO1成為低電平，因此從計時裝置1的OUT輸出端子輸出的計測結(jié)束信號82作為重新啟動信號而被輸入至RES輸入端子。通過該重新啟動信號，從而結(jié)束計測結(jié)束信號82（中斷信號）的輸出，并且繼續(xù)進行設(shè)定時間的計測。并且，由于計時裝置1在結(jié)束第二次的計測時，從OUT輸出端子再次輸出計測結(jié)束信號82，因此CPU2再次實施必要的中斷處理。在此之后，同樣地，每當從計時裝置1的OUT輸出端子輸出計測結(jié)束信號82時，該信號作為接下來的重新啟動信號而被輸入至RES輸入端子，并結(jié)束計測結(jié)束信號82的輸出，從而以固定周期重復(fù)進行由計時裝置1實施的設(shè)定時間的計測。采用這種方式，能夠?qū)崿F(xiàn)對于一次的啟動信號以固定周期反復(fù)產(chǎn)生計測結(jié)束信號82（CPU2的中斷信號）的重復(fù)模式。根據(jù)圖6的示例，CPU通過經(jīng)由輸入/輸出端口IO1而對三態(tài)緩沖器TB1、TB2的動作進行控制，從而能夠在任意的正時對單一模式和重復(fù)模式自由地進行切換。1-3.計時裝置的動作正時另外，本實施方式的計時裝置1如圖1所示設(shè)置有延遲電路50，并通過該延遲電路50對被輸入至RES輸入端子的信號進行延遲，從而即使在連接了OUT輸出端子和RES輸入端子的重復(fù)模式時，也能夠充分地確保計測結(jié)束信號82（CPU2的中斷信號）的脈沖寬度，從而CPU2能夠可靠地識別中斷信號的產(chǎn)生。圖7（A）為，表示假設(shè)沒有延遲電路50的情況下的、計時裝置1中的重復(fù)模式時的計測結(jié)束信號82的生成正時的圖，圖7（B）為，表示設(shè)置有延遲電路50的本實施方式的、計時裝置1中的重復(fù)模式時的計測結(jié)束信號82的生成正時的圖。如圖7（A）所示，在六位遞減計數(shù)器410實施遞減計數(shù)，且退位信號42從低電平變化為高電平時，受其影響輸出端子從高電平變化為低電平。當OUT輸出端子從高電平變化為低電平時，在經(jīng)過了從OUT輸出端子至RES輸入端子的信號路徑的信號傳播延遲時間Td1之后，RES輸入端子從高電平變化為低電平。由于沒有延遲電路50，因此代替延遲信號52，而通過從RES輸入端子輸入的低電平的信號來清除退位信號42。即，在RES輸入端子從高電平變化為低電平起經(jīng)過了清除電路的信號傳播延遲時間Td2之后，退位信號42從高電平變化為低電平。當退位信號42從高電平變化為低電平時，在經(jīng)過了NMOS晶體管80的信號傳播時間Td3之后，OUT輸出端子從低電平變化為高電平。以這種方式，雖然在計時裝置1的OUT輸出端子中產(chǎn)生了計測結(jié)束信號82的低脈沖，但是該低脈沖的寬度通過Td1＋Td2＋Td3而決定（實際上還加上配線延遲等的時間），為10ns～20ns程度的較短的寬度。因此，在CPU2經(jīng)由低通濾波器而接收計測結(jié)束信號82（中斷信號）的這種情況下，存在計測結(jié)束信號82的寬度過短而被低通濾波器去除，從而CPU2無法識別中斷信號的可能性。相對于此，如圖7（B）所示，在本實施方式的計時裝置1中，當計時裝置1的OUT輸出端子從高電平變化為低電平時，在經(jīng)過了信號傳播延遲時間Td1之后，RES輸入端子從高電平變化為低電平，而且在經(jīng)過了預(yù)定的延遲時間Td0之后，延遲電路50所輸出的延遲信號52從高電平變化為低電平。當延遲信號52從高電平變化為低電平時，在經(jīng)過了信號傳播延遲時間Td2之后，退位信號42從高電平被清除為低電平。當退位信號42從高電平變化為低電平時，在經(jīng)過了信號傳播時間Td3之后，OUT輸出端子從低電平變化為高電平。以這種方式，雖然在計時裝置1的OUT輸出端子中產(chǎn)生了計測結(jié)束信號82的低脈沖，但是該低脈沖的寬度通過Td0＋Td1＋Td2＋Td3而決定（實際上還加上配線延遲等的時間）。因此，如果將延遲電路50的延遲時間Td0設(shè)定為例如100ns，則計測結(jié)束信號82的低脈沖寬度成為100ns的程度，即使在CPU2經(jīng)由低通濾波器而接收計測結(jié)束信號82（中斷信號）的這種情況下，也不會被低通濾波器去除，從而能夠使CPU2可靠地識別分割信號。另外，本實施方式的計時裝置1至少實施如下處理（以下，稱為“輸出解除和復(fù)位處理”），即，在電源接通后，對于從RES輸入端子最初輸入的啟動信號，結(jié)束計測結(jié)束信號82的輸出（將OUT輸出端子設(shè)定為高電平），并且根據(jù)被輸入至BX5～BX0輸入端子中的信號，來對被存儲在預(yù)置緩沖器420中的預(yù)置值進行更新，并將預(yù)置遞減計數(shù)器40的計數(shù)值初始化為被存儲在預(yù)置緩沖器420中的更新后的預(yù)置值。另一方面，至少在從RES輸入端子被輸入了重新啟動信號的情況下，本實施方式的計時裝置1實施結(jié)束計測結(jié)束信號82的輸出的處理（以下，稱為“輸出解除處理”），而不實施預(yù)置緩沖器420的更新及預(yù)置遞減計數(shù)器40的初始化。如此，關(guān)于預(yù)置遞減計數(shù)器40，要求能夠選擇上述兩個處理中的任意一個。但是，如前文所述，本實施方式的計時裝置1使用14個外部端子，并且當使用14管腳的封裝件來進行安裝時，將用盡全部的管腳。因此，無法分配用于選擇上述兩個處理中的任意一個的外部端子。因此，本實施方式的計時裝置1被設(shè)定為，能夠通過改變被輸入至RES輸入端子的信號的脈沖寬度（輸入時間），從而選擇輸出解除和復(fù)位處理、與輸出解除處理中的任意一個。具體而言設(shè)定為，計時裝置1的輸入時間判斷電路60對被輸入至RES輸入端子中的信號的輸入時間與預(yù)先設(shè)定的判斷時間（固定時鐘信號34的一個周期的時間）相比是較長還是較短進行判斷，在較長的情況下產(chǎn)生復(fù)位信號64，在較短的情況下不產(chǎn)生復(fù)位信號64。并且，預(yù)置遞減計數(shù)器40通過輸入低電平的延遲信號52和復(fù)位信號64，從而實施輸出解除和復(fù)位處理，且通過僅輸入低電平的延遲信號52（不輸入復(fù)位信號64），來實施輸出解除處理。圖8（A）為，表示在從RES輸入端子輸入與判斷時間相比而較長的輸入時間的信號時的、輸入時間判斷電路60的處理正時的圖，圖8（B）為，表示在從RES輸入端子輸入與判斷時間相比而較短的輸入時間的信號時的、輸入時間判斷電路60的處理正時的圖。如圖8（A）所示，當計時裝置1的RES輸入端子從高電平變化為低電平時，在經(jīng)過了預(yù)定的延遲時間之后，延遲電路50所輸出的延遲信號52也從高電平變化為低電平。當延遲信號52從高電平變化為低電平時，D觸發(fā)器610、620的非同步設(shè)置被解除，在延遲信號52從高電平變化為低電平之后的最初的固定時鐘信號34的上升沿處，延遲信號52的低電平被讀入D觸發(fā)器610中，且D觸發(fā)器610的數(shù)據(jù)輸出端子（Q）的高電平被讀入D觸發(fā)器620中。由此，D觸發(fā)器610的數(shù)據(jù)輸出端子（Q）從高電平變化為低電平。此外，從D觸發(fā)器620的數(shù)據(jù)輸出端子（Q）中輸出的復(fù)位信號64保持為高電平，且從反轉(zhuǎn)數(shù)據(jù)輸出端子（/Q）中輸出的輸入時間判斷信號62保持為低電平。由于在下一個固定時鐘信號34的上升沿之前延遲信號52保持為低電平，因此D觸發(fā)器610、620的非同步設(shè)置仍舊被解除，并且在該固定時鐘信號34的上升沿處，延遲信號52的低電平被讀入D觸發(fā)器610中，且D觸發(fā)器610的數(shù)據(jù)輸出端子（Q）的低電平被讀入D觸發(fā)器620中。由此，D觸發(fā)器610的數(shù)據(jù)輸出端子（Q）保持為低電平。此外，從D觸發(fā)器620的數(shù)據(jù)輸出端子（Q）中輸出的復(fù)位信號64從高電平變化為低電平，且從反轉(zhuǎn)數(shù)據(jù)輸出端子（/Q）中輸出的輸入時間判斷信號62從低電平變化為高電平。并且，當RES輸入端子從低電平變化為高電平時，在經(jīng)過了預(yù)定的延遲時間之后，延遲電路50所輸出的延遲信號52也從低電平變化為高電平。當延遲信號52從低電平變化為高電平時，D觸發(fā)器610、620受到非同步設(shè)置的影響，從而D觸發(fā)器610的數(shù)據(jù)輸出端子（Q）從低電平變化為高電平。此外，從D觸發(fā)器620的數(shù)據(jù)輸出端子（Q）輸出的復(fù)位信號64從低電平變化為高電平，且從反轉(zhuǎn)數(shù)據(jù)輸出端子（/Q）中輸出的輸入時間判斷信號62從高電平變化為低電平。如此，由于如果在延遲信號52處于低電平的期間內(nèi)固定時鐘信號34的上升沿存在兩次以上，則會與低電平的延遲信號52一起產(chǎn)生復(fù)位信號64的低脈沖，因此預(yù)置遞減計數(shù)器40實施輸出解除和復(fù)位處理。另一方面，如圖8（B）所示，如果在延遲信號52從高電平變化為低電平之后、且在第二次的固定時鐘信號34的上升沿之前，延遲信號52從低電平變化為高電平，則在復(fù)位信號64從高電平變化為低電平之前，D觸發(fā)器610、620受到非同步設(shè)置的影響。因此，不產(chǎn)生復(fù)位信號64的低脈沖。如此，由于如果在延遲信號52處于低電平的期間內(nèi)，固定時鐘信號34的上升沿不存在兩次以上，雖然產(chǎn)生低電平的延遲信號52，但是不產(chǎn)生復(fù)位信號64的低脈沖，因此預(yù)置遞減計數(shù)器40實施輸出解除處理。另外，雖然RES輸入端子和固定時鐘信號34處于非同步的關(guān)系，但是如果RES輸入端子的低脈沖的長度（輸入時間）在固定時鐘信號34的兩個周期以上，則在RES輸入端子的低脈沖期間內(nèi)，固定時鐘信號34的上升沿必然存在兩次以上。另一方面，如果RES輸入端子的低脈沖的長度（輸入時間）小于固定時鐘信號34的一個周期，則存在于RES輸入端子的低脈沖期間內(nèi)的固定時鐘信號34的上升沿在一次以下。因此，只需以如下的方式?jīng)Q定方法即可，即，將用于使預(yù)置遞減計數(shù)器40實施輸出解除和復(fù)位處理的輸入時間的最小值作為固定時鐘信號34的兩個周期以上的第一預(yù)定時間而進行規(guī)定，并將用于使預(yù)置遞減計數(shù)器40實施輸出解除處理的輸入時間的最大值作為小于固定時鐘信號34的一個周期的第二預(yù)定時間而進行規(guī)定，并且禁止第二預(yù)定時間和第一預(yù)定時間之間的輸入時間。在本實施方式中，通過向RES輸入端子輸入與判斷時間相比而較長的輸入時間的啟動信號，從而實現(xiàn)了單一模式。圖9為，表示單一模式時的計時裝置1的動作正時的時序圖。當在時刻t1處，從輸入用端子IN（圖5的示例的情況）或者CPU2的輸入/輸出端口IO2（圖6的示例的情況）輸入啟動信號，從而RES輸入端子從高電平變化為低電平時，在經(jīng)過了預(yù)定的延遲時間的時刻t2處，延遲信號52從高電平變化為低電平。由此，退位信號42被清除。當繼續(xù)進行啟動信號的輸入，從而RES輸入端子維持為低電平時，對應(yīng)于此，延遲信號52也維持為低電平。并且，由于在延遲信號52從高電平變化為低電平之后的、第二次的固定時鐘信號34的上升沿的正時（時刻t3）處，延遲信號52仍維持為低電平，因此通過輸入時間判斷電路60而判斷為啟動信號的輸入時間與判斷時間相比而較長。其結(jié)果為，輸入時間判斷信號62從低電平變化為高電平，且復(fù)位信號64從高電平變化為低電平。由于在時刻t3處，復(fù)位信號64從高電平變化為低電平，因此BX5～BX0的輸入端子的設(shè)定值3被存儲在預(yù)置緩沖器420中。此外，六位遞減計數(shù)器410的初始值被更新為，被存儲在預(yù)置緩沖器420中的預(yù)置值3。另外，分頻電路310受到復(fù)位的影響，從而停止選擇時鐘信號32。當在時刻t4處，結(jié)束啟動信號的輸入，從而RES輸入端子從低電平變化為高電平時，在經(jīng)過了預(yù)定的延遲時間的時刻t5處，延遲信號52從低電平變化為高電平。由于在時刻t5處，延遲信號52從低電平變化為高電平，因此輸入時間判斷信號62從高電平變化為低電平，且復(fù)位信號64從低電平變化為高電平。由于在時刻t5處，復(fù)位信號64從低電平變化為高電平，因此分頻電路310被解除復(fù)位，并開始原子鐘信號22的分頻時鐘信號的生成。并且，通過選擇電路320來選擇與AX2～AX0輸入端子的設(shè)定值2相對應(yīng)的選擇時鐘信號32，并供給至六位遞減計數(shù)器410。六位遞減計數(shù)器410以與時刻t6、t7、t8處的選擇時鐘信號32的上升沿同步的方式實施遞減計數(shù)，且其計數(shù)值以3→2→1→0的方式進行變化。并且，與六位遞減計數(shù)器410的計數(shù)值成為0的、選擇時鐘信號32的上升沿的正時（時刻t8）同步，退位信號42從低電平變化為高電平。其結(jié)果為，OUT輸出端子從高電平變化為低電平，從而輸出計測結(jié)束信號82（CPU2的中斷信號）。另外，可以采用如下方式，即，分頻電路310在從時刻t5處復(fù)位被解除起，經(jīng)過了與各個分頻時鐘信號的一個周期相對應(yīng)的時間時，產(chǎn)生各個分頻時鐘信號的最初的上升沿。如果采用這種方式，則計時裝置1能夠無誤差地對設(shè)定時間（BX5～BX0輸入端子的設(shè)定值）進行計測。而且，六位遞減計數(shù)器410以與時刻t9處的選擇時鐘信號32的上升沿同步的方式，將計數(shù)值從0初始化為被存儲在預(yù)置緩沖器420中的預(yù)置值3。并且，六位遞減計數(shù)器410以與時刻t10、t13處的選擇時鐘信號32的上升沿同步的方式，再次實施遞減計數(shù)，且其計數(shù)值以3→2→1的方式進行變化。當在時刻t11處，再次被輸入啟動信號，從而RES輸入端子從高電平變化為低電平時，在經(jīng)過了預(yù)定的延遲時間的時刻t12處，延遲信號52從高電平變化為低電平。由此，退位信號42被清除，從而從高電平變化為低電平。其結(jié)果為，OUT輸出端子從低電平變化為高電平，從而結(jié)束計測結(jié)束信號82（CPU2的中斷信號）的輸出。并且，在延遲信號52從高電平變化為低電平之后的、第二次的固定時鐘信號34的上升沿的正時（時刻t14）處，輸入時間判斷信號62從低電平變化為高電平，且復(fù)位信號64從高電平變化為低電平。由于在時刻t14處，復(fù)位信號64從高電平變化為低電平，因此在預(yù)置緩沖器420中存儲有BX5～BX0輸入端子的設(shè)定值4。此外，六位遞減計數(shù)器410的計數(shù)值被更新為，被存儲在預(yù)置緩沖器420中的預(yù)置值4。另外，復(fù)位涉及分配電路310，從而停止選擇時鐘信號32。當在時刻t15處，結(jié)束啟動信號的輸入，從而RES輸入端子從低電平變化為高電平時，在經(jīng)過了預(yù)定的延遲時間的時刻t16處，延遲信號52從低電平變化為高電平。由于在時刻t16處，延遲信號52從低電平變化為高電平，因此輸入時間判斷信號62從高電平變化為低電平，且復(fù)位信號64從低電平變化為高電平。由于在t16處，復(fù)位信號64從低電平變化為高電平，因此分配電路310被解除復(fù)位，從而開始原子鐘信號22的分頻時鐘信號的生成。并且，通過選擇電路320來選擇與AX2～AX0輸入端子的設(shè)定值2相對應(yīng)的選擇時鐘信號32，并供給至六位遞減計數(shù)器410中。六位遞減計數(shù)器410以與時刻t17、t18、t19、t20處的選擇時鐘信號32的上升沿同步的方式實施遞減計數(shù)，且其計數(shù)值以3→2→1→0的方式進行變化。并且，與六位遞減計數(shù)器410的計數(shù)值成為0的、選擇時鐘信號32的上升沿的正時（時刻t20）同步，退位信號42從低電平變化為高電平。其結(jié)果為，OUT輸出端子從高電平變化為低電平，從而輸出計測結(jié)束信號82（CPU2的中斷信號）。本實施方式的計時裝置1如在圖7（B）中所說明的那樣，在對OUT輸出端子和RES輸入端子進行了連接時，輸出與延遲電路50的延遲時間相對應(yīng)的脈沖寬度（例如，100ns程度）的計測結(jié)束信號82，且計測結(jié)束信號82作為重新啟動信號而被輸入至RES輸入端子。對此，由于固定時鐘信號32的頻率為例如32.768kHz，且其一個周期的時間為約30.5μs，因此重復(fù)啟動信號的輸入時間短于判斷時間。因此，由于在重新啟動信號中不產(chǎn)生復(fù)位信號64，從而分頻電路310不受復(fù)位的影響，因此六位遞減計數(shù)器410將以固定周期繼續(xù)進行預(yù)置值的遞減計數(shù)。由此，實現(xiàn)了重復(fù)模式。圖10為，表示重復(fù)模式時的計時裝置1的動作正時的時序圖。當在時刻t1處，從輸入用端子IN（圖5的示例的情況）或者CPU2的輸入/輸出端口IO2（圖6的示例的情況）輸入啟動信號，從而RES輸入端子從高電平變化為低電平時，計時裝置1實施設(shè)定時間的計測，并且與時刻t8處的選擇時鐘信號32的上升沿的正時同步，OUT輸出端子從高電平變化為低電平，從而輸出計測結(jié)束信號82（CPU2的中斷信號）。另外，由于時刻t1至時刻t8的動作正時與圖9完全相同，因此省略詳細的說明。當OUT輸出端子從高電平變化為低電平時，與OUT輸出端子相連接的RES輸入端子也從高電平變化為低電平，從而自動地開始重新啟動信號的輸入。并且，在從RES輸入端子從高電平變化為低電平起經(jīng)過了預(yù)定的延遲時間的時刻t9處，延遲信號52從高電平變化為低電平。由此，退位信號42被清除，從而從高電平變化為低電平。其結(jié)果為，OUT輸出端子從低電平變化為高電平，從而結(jié)束計測結(jié)束信號82（CPU2的中斷信號）的輸出。當在時刻t9處，OUT輸出端子從低電平變化為高電平時，RES輸入端子也從高電平變化為低電平，從而結(jié)束重新啟動信號的輸入。并且，在從RES輸入端子從低電平變化為高電平起經(jīng)過了預(yù)定的延遲時間的時刻t10處，延遲信號52從低電平變化為高電平。在此，由于在延遲信號52從高電平變化為低電平之后的、第二次的固定時鐘信號34的上升沿的正時（時刻t11）之前，結(jié)束了重新啟動信號的輸入，因此輸入時間判斷信號62仍為低電平，從而復(fù)位信號64仍為高電平而不發(fā)生變化。因此，在預(yù)置緩沖器420中未存儲BX5～BX0輸入端子的設(shè)定值4。此外，由于分頻電路310不受復(fù)位影響，因此不停止選擇時鐘信號32，且六位遞減計數(shù)器410以與選擇時鐘信號32的上升沿同步的方式繼續(xù)進行遞減計數(shù)。并且，六位遞減計數(shù)器410以與時刻t11、t12、t13、t14處的選擇時鐘信號32的上升沿同步的方式實施遞減計數(shù)，且其計數(shù)值以0→3→2→1→0的方式進行變化。并且，與六位遞減計數(shù)器410的計數(shù)值成為0的、選擇時鐘信號32的上升沿的正時（時刻t14）同步，退位信號42從低電平變化為高電平。其結(jié)果為，OUT輸出端子從高電平變化為低電平，從而輸出計測結(jié)束信號82（CPU2的中斷信號）。計時裝置1在時刻t14以后，在與時刻t8～t14相同的正時，反復(fù)實施如下的處理，即，實施設(shè)定時間的計測，且在每次結(jié)束計測時輸出計測結(jié)束信號82（CPU2的中斷信號），并將該計測結(jié)束信號82作為下一個重新啟動信號而開始計測。如在上文中所說明的那樣，本實施方式的計時裝置對被輸入至RES輸入端子的低電平的信號的輸入時間、與相當于固定時鐘信號34的一個周期的時間的判斷時間之間的大小關(guān)系進行判斷，并根據(jù)判斷結(jié)果來對預(yù)置遞減計數(shù)器40的計數(shù)處理進行變更。因此，根據(jù)本實施方式的計時裝置，通過對被輸入至RES輸入端子中的低電平的信號的輸入時間進行變更，從而即使未設(shè)置專用的外部端子也能夠?qū)τ嫓y處理進行變更。尤其是，根據(jù)本實施方式的計時裝置，通過從RES輸入端子中輸入與判斷時間相比而較長的脈沖寬度的啟動信號，從而能夠?qū)崿F(xiàn)從結(jié)束啟動信號的輸入的正時起對設(shè)定時間進行計測的單一模式。此外，通過對RES輸入端子和OUT輸出端子進行連接，從而能夠?qū)⒍逃谂袛鄷r間的脈沖寬度的計測結(jié)束信號82作為下一個重新啟動信號而進行輸入，進而實現(xiàn)重復(fù)模式。即，由于能夠根據(jù)是否對RES輸入端子和OUT輸出端子進行連接，來選擇作為固定周期計數(shù)器而進行動作、還是作為通用的計數(shù)器而進行動作，因此不需要另外設(shè)置選擇用的外部端子。另外，在將本實施方式的計時裝置作為固定周期計數(shù)器而進行動作的情況下，也能夠通過延遲電路50的延遲時間來充分地確保計測結(jié)束信號82的輸出時間。因此，由于外部的CPU能夠?qū)⒂嫓y結(jié)束信號82作為中斷信號而進行識別，因此能夠正常地實施中斷處理。此外，根據(jù)本實施方式的計時裝置，通過使被輸入至RES輸入端子中的低電平的信號的輸入時間長于判斷時間，從而能夠?qū)⒘贿f減計數(shù)器的預(yù)置值更新為BX5～BX0輸入端子的設(shè)定值。因此，由于不需要通過程序來對預(yù)置值進行變更，因此能夠提高可靠性。此外，根據(jù)本實施方式的計時裝置，由于計測時間等于選擇時鐘信息32的周期與預(yù)置值的乘積，因此通過根據(jù)AX2～AX0輸入端子的設(shè)定值，來對選擇時鐘信號32的頻率進行選擇，從而能夠擴大計測時間的選擇范圍。2.電子設(shè)備圖11為，本實施方式的電子設(shè)備的功能框圖。本實施方式的電子設(shè)備100以包括如下部件的方式而構(gòu)成，即包括：計時裝置110、CPU120、操作部130、顯示部140、ROM（ReadOnlyMemory：只讀存儲器）150、RAM（RandomAccessMemory：隨機存取存儲器）160、通信部170。另外，本實施方式的電子設(shè)備可以采用如下結(jié)構(gòu)，即，省略或變更了圖11的構(gòu)成要素（各個部分）的一部分、或者增加了其他的構(gòu)成要素的結(jié)構(gòu)。計時裝置110對所設(shè)定的時間進行計測，并在結(jié)束計測時生成計時結(jié)束信號。CPU120按照被存儲在ROM150等中的程序，來實施各種計算處理以及控制處理。具體而言，CPU120接收來自計時裝置110的計測結(jié)束信號，并實施預(yù)定的計算處理。CPU120可以向計時裝置110發(fā)送啟動信號以及重新啟動信號，也可以實施計時裝置110的各種控制。此外，CPU120實施如下的處理，即，與來自操作部130的操作信號相對應(yīng)的各種處理、對用于在顯示部140中顯示各種信息的顯示信號進行發(fā)送的處理、為了與外部進行數(shù)據(jù)通信而對通信部170進行控制的處理等。操作部130為，由操作鍵以及按鈕開關(guān)等構(gòu)成的輸入裝置，并向CPU120輸出與使用者實施的操作相對應(yīng)的操作信號。顯示部140為，由LCD（LiquidCrystalDisplay：液晶顯示器）等構(gòu)成的顯示裝置，并根據(jù)從CPU120輸入的顯示信號來對各種信息進行顯示。ROM150存儲了用于CPU120實施各種的計算處理以及控制處理的程序以及數(shù)據(jù)等。RAM160被用作CPU120的操作區(qū)域，并臨時地存儲從ROM150中讀取出的程序以及數(shù)據(jù)、從操作部130輸入的數(shù)據(jù)、CPU120按照各種程序而執(zhí)行的運算結(jié)果等。通信部170實施用于使CPU120與外部裝置之間的數(shù)據(jù)通信成立的各種控制。通過作為計時裝置110而將本實施方式的計時裝置1組裝到電子設(shè)備100中，從而能夠在維持高可靠性的同時實現(xiàn)低成本化。另外，作為電子設(shè)備100可以考慮使用了計時裝置的各種電子設(shè)備，例如，可以列舉出：實時時鐘裝置、個人計算機（例如，便攜式個人計算機、膝上型個人計算機、平板型個人計算機）、移動電話等移動體終端、數(shù)碼靜態(tài)照相機、噴墨式噴出裝置（例如噴墨打印機）、路由器及接線器等存儲區(qū)域網(wǎng)絡(luò)設(shè)備、局域網(wǎng)設(shè)備、電視機、攝像機、錄像機、汽車導(dǎo)航裝置、尋呼機、電子記事本（也包括附帶通信功能的制品）、電子詞典、計算器、電子游戲機、游戲用控制器、文字處理器、工作站、可視電話、防盜用監(jiān)控器、電子望遠鏡、POS（pointofsale：銷售點）終端、醫(yī)療設(shè)備（例如電子體溫計、血壓計、血糖儀、心電圖測量裝置、超聲波診斷裝置、電子內(nèi)窺鏡）、魚群探測器、各種測量設(shè)備、計量儀器類（例如，車輛、航空器、船舶的計量儀器類）、飛行模擬器、頭戴式顯示器、運動軌跡裝置、運動跟蹤裝置、運動控制器、PDR（步行者航位推算）等。另外，本發(fā)明并不限定于本實施方式，而能夠在本發(fā)明的要旨的范圍內(nèi)進行各種改變。例如，雖然在本實施方式中，作為本發(fā)明中的“計數(shù)電路”的一個示例而例舉了預(yù)置遞減計數(shù)器40，但是本發(fā)明中的“計數(shù)電路”也可以為遞增計數(shù)器等。此外，例如，雖然在本實施方式中，時鐘生成電路30通過分頻電路310來對原子鐘信號22進行分頻，從而產(chǎn)生多個種類的分頻時鐘信號，但是也可以采用如下方式，即，代替分頻電路310、或者與分頻電路310一起，設(shè)置倍增電路，通過該倍增電路來對原子鐘信號22進行倍增，從而產(chǎn)生多個種類的倍增時鐘信號。并且，可以以如下的方式進行改變，即，通過選擇電路320，從而將多個種類的倍增時鐘信號中的任意一個作為選擇時鐘信號32而進行選擇。此外，例如，雖然在本實施方式中，輸入時間判斷電路60將輸入時間與基于固定頻率的固定時鐘信號34的固定的判斷時間進行了比較，但是也可以以如下的方式進行改變，即，例如根據(jù)外部端子以及內(nèi)部寄存器的設(shè)定值，從而能夠以可變的方式來設(shè)定判斷時間。此外，例如，雖然在本實施方式中，通過對計時裝置1的OUT輸出端子和RES輸入端子進行連接，來實現(xiàn)了重復(fù)模式，但是即使不對OUT輸出端子和RES輸入端子進行連接，只要在每次CPU將計測結(jié)束信號82作為中斷信號而進行接收時，向RES輸入端子輸入與判斷時間相比而較短的低脈沖的信號，則能夠?qū)崿F(xiàn)重復(fù)模式。本發(fā)明包括，與在實施方式中所說明的結(jié)構(gòu)實質(zhì)上相同的結(jié)構(gòu)（例如，功能、方法及結(jié)果相同的結(jié)構(gòu)、或者目的及效果相同的結(jié)構(gòu)）。此外，本發(fā)明包括，將在實施的方式中所說明的結(jié)構(gòu)的非本質(zhì)的部分進行了替換的結(jié)構(gòu)。此外，本發(fā)明包括，與在實施的方式中所說明的結(jié)構(gòu)起到相同的功能效果的結(jié)構(gòu)，或者能夠?qū)崿F(xiàn)相同的目的的結(jié)構(gòu)。此外，本發(fā)明包括，在實施的方式中所說明的結(jié)構(gòu)上附加了公知技術(shù)的結(jié)構(gòu)。符號說明1計時裝置；2CPU；10電源電路；12電源電壓；20晶體振蕩電路；22原子鐘信號；30時鐘生成電路；32選擇時鐘信號；34固定時鐘信號；40預(yù)置遞減計數(shù)器；42退位信號；50延遲電路；52延遲信號；60輸入時間判斷電路；62輸入時間判斷信號；64復(fù)位信號；70測試電路；80NMOS晶體管；82計測結(jié)束信號；100電子設(shè)備；110計時裝置；120CPU；130操作部；140顯示部；150ROM；160RAM；170通信部；310分頻電路；320選擇電路；330緩沖單元；410六位遞減計數(shù)器；420預(yù)置緩沖器；610D觸發(fā)器；620D觸發(fā)器；DP1、DP2雙列直插式開關(guān)；SW1、SW2、SW3開關(guān)；IN輸入用端子；R1、R2上拉電阻；TB1、TB2三態(tài)緩沖器。