專利名稱：一種基于tdc-gp21的精密時間自動測量電路及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及測試技術(shù)領(lǐng)域，特別涉及一種應(yīng)用于手持式數(shù)字示波表中的對觸發(fā)點與采樣點之間的時間間隔(Λ t)進(jìn)行精確測量的電路和方法。
背景技術(shù)：
傳統(tǒng)的示波表多用雙斜式內(nèi)插技術(shù)來實現(xiàn)精密時間的測量，雙斜式內(nèi)插技術(shù)是利用電容的充放電路將微小的時間間隔展寬來測量時間。圖I所示為傳統(tǒng)的雙斜式內(nèi)插電路，該電路是一個快速放電(下降斜坡)、慢速充電(上升斜坡)的雙斜式積分電路，因為電容器101的每次充放電電荷相等，即t充XI充=t放X I放,所以則內(nèi)插增益G = I放/I充=t充/t放，擴(kuò)展后的波形經(jīng)過比較器102的整形，作為閘門信號加到精密內(nèi)插計數(shù)器103，對內(nèi)插時鐘Ti進(jìn)行計數(shù)，計數(shù)值為i，則時間間隔At = iXTi/G。
然而，雙斜式內(nèi)插技術(shù)在測量精密時間間隔時存在以下問題1)雙斜式內(nèi)插技術(shù)多采用模擬電路來實現(xiàn)，其器件布局空間大，成本高、功耗大，不適合手持式示波表；2)由于電容充放電時間的非線性，導(dǎo)致測量的結(jié)果存在零點誤差和非線性誤差；3)電容充放電性能受溫度的影響非常巨大，對示波表整機(jī)的溫度特性要求非常嚴(yán)格；4)在連續(xù)測量時，電路的測量反應(yīng)速度較慢，示波表的波形更新率較慢。

發(fā)明內(nèi)容
本發(fā)明提出一種基于TDC-GP21的精密時間自動測量電路，解決了現(xiàn)有技術(shù)中采用雙斜式內(nèi)插技術(shù)測量精密時間間隔，空間大、成本高、功耗大，測量的結(jié)果存在零點誤差和非線性誤差，示波表整機(jī)的溫度特性要求非常嚴(yán)格，在連續(xù)測量時電路的測量反應(yīng)速度較慢的問題。本發(fā)明的技術(shù)方案是這樣實現(xiàn)的一種基于TDC-GP21的精密時間自動測量電路，包括第一觸發(fā)器，其置位端耦接到高電平，時鐘端耦接到觸發(fā)信號，輸出端輸出第一觸發(fā)信號；延時器，其輸入端耦接到所述觸發(fā)信號，對所述觸發(fā)信號進(jìn)行延時操作，輸出端輸出延時信號；第二觸發(fā)器，其置位端耦接到所述第一觸發(fā)器的輸出端，時鐘端耦接到所述延時器的輸出端，其輸出端輸出第二觸發(fā)信號；復(fù)用器，其輸入端耦接到所述第二觸發(fā)器的輸出端，對所述第二觸發(fā)信號進(jìn)行一分二輸出；第三觸發(fā)器，其置位端耦接到所述復(fù)用器的第二輸出端，時鐘端耦接到采樣時鐘，輸出端輸出第三觸發(fā)信號；第四觸發(fā)器，其置位端耦接到所述第三觸發(fā)器的輸出端，時鐘端耦接到所述采樣時鐘，輸出端輸出第四觸發(fā)信號JDC-GP21芯片，其啟動端耦接到所述復(fù)用器的第一輸出端，其停止端耦接到所述第四觸發(fā)器的輸出端；FPGA芯片，輸出4路SPI讀寫時序信號到TDC-GP21芯片的輸入端，用于配置TDC-GP21芯片的寄存器，并輸出采集觸發(fā)信號到所述第一觸發(fā)器和第二觸發(fā)器的復(fù)位端。可選地，所述采樣時鐘的頻率為156. 25MHzο可選地，所述FPGA芯片為XC5VLX50芯片。
可選地，所述第一觸發(fā)器、第二觸發(fā)器、第三觸發(fā)器和第四觸發(fā)器為ONSemiconductor 公司的 MC100LVEL31DTG 芯片?？蛇x地，所述延時器為ON Semiconductor公司的MC100LVEL16DTG芯片?？蛇x地，所述復(fù)用器為ON Semiconductor公司的MC100LVEL1IDTG芯片。本發(fā)明還提供了一種基于TDC-GP21的精密時間自動測量方法，該方法使用上述基于TDC-GP21的精密時間自動測量電路進(jìn)行測量，包括以下步驟通過FPGA芯片對TDC-GP21芯片的寄存器進(jìn)行配 置；通過FPGA芯片向TDC-GP21芯片發(fā)送代碼“INIT”以初始化TDC-GP21芯片，TDC-GP21芯片準(zhǔn)備好接收啟動信號和停止信號；通過FPGA芯片向TDC-GP21芯片發(fā)送Start TOF命令，觸發(fā)一次時間測量；在測量結(jié)束時，運算器開始依照HITl和HIT2的設(shè)置處理數(shù)據(jù)并把結(jié)果送入輸出寄存器；通過FPGA芯片向TDC-GP21芯片發(fā)送代碼“10110ADR”讀取數(shù)據(jù)，TDC-GP21芯片從最高有效位開始輸出結(jié)果。可選地，所述通過FPGA芯片對TDC-GP21芯片的寄存器進(jìn)行配置的步驟具體包括選擇測量模式I并選擇雙精度模式；每個通道接收的脈沖數(shù)設(shè)置為停止端STOP通道I接收I個脈沖；選擇4MHZ高速時鐘；選擇校準(zhǔn)測量并設(shè)置為自動更新校準(zhǔn)數(shù)據(jù)；數(shù)據(jù)計算方式是ALU計算兩個信號的時間差，設(shè)置為1st Stop Chl-Start ;中斷方式設(shè)置為被設(shè)置的脈沖個數(shù)全部被接收到或者TDC-GP21芯片測量單元溢出產(chǎn)生中斷；寄存器設(shè)置為 REG0=0x22466000， REGl=0x01410001， REG2=0x60000002， REG3=0x38000003，REG4=0x20000004, REG5=0x05, REG6=0x00001006。本發(fā)明的有益效果是(I)電路結(jié)構(gòu)簡單、成本低、功耗小，適合于小型化、低功耗的手持式數(shù)字示波表；(2)測量精度高、線性度好，測量時間精度可達(dá)45ps ；(3)具有自動校準(zhǔn)功能，能自動補(bǔ)償因電壓和溫度的變化引起的誤差；(4)測量速度快，使數(shù)字示波表的波形更新率顯著提高。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為傳統(tǒng)的雙斜式內(nèi)插技術(shù)的電路示意圖；圖2為本發(fā)明的基于TDC-GP21的精密時間自動測量電路的示意圖；圖3為本發(fā)明的基于TDC-GP21的精密時間自動測量電路精密時間Λ t生成的時序圖；圖4為本發(fā)明的一種基于TDC-GP21的精密時間自動測量方法的流程圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。圖2為本發(fā)明的基于TDC-GP21的精密時間自動測量電路的示意圖。如圖2所示，本發(fā)明的一種基于TDC-GP21的精密時間自動測量電路，包括第一觸發(fā)器201，其置位端D耦接到高電平VCC，時鐘端C耦接到觸發(fā)信號TCK，輸出端Q輸出第一觸發(fā)信號；延時器202，其輸入端D耦接到觸發(fā)信號TCK，對觸發(fā)信號進(jìn)行延時操作，輸出端Q輸出延時信號；第二觸發(fā)器203，其置位端D耦接到第一觸發(fā)器201的輸出端Q，其時鐘端C耦接到延時器202的輸出端Q，第二觸發(fā)器203的輸出端Q輸出第二觸發(fā)信號；復(fù)用器204,其輸入端D f禹接到第二觸發(fā)器203的輸出端Q,對第二觸發(fā)信號進(jìn)行一分二輸出；第三觸發(fā)器205，其置位端D耦接到復(fù)用器204的第二輸出端Q2，時鐘端C耦接到采樣時鐘SAMPLE_CLK，輸出端Q輸出第三觸發(fā)信號；第四觸發(fā)器206，其置位端D耦接到第三觸發(fā)器205的輸出端，時鐘端C耦接到采樣時鐘SAMPLE_CLK，輸出端Q輸出第四觸發(fā)信號T_ST0P ；TDC-GP21芯片207，其啟動端START耦接到復(fù)用器204的第一輸出端Q1，將復(fù)用器204的第一輸出端Ql輸出的T_START信號作為啟動信號，其停止端STOP耦接到第四觸發(fā)器206的輸出端Q，將第四觸發(fā)信號T_ST0P作為停止信號；FPGA芯片208，輸出4路SPI讀寫時序信 號到TDC-GP21芯片207的輸入端SSN、SCK、SI和S0，用于配置TDC-GP21芯片207的寄存器，并輸出采集觸發(fā)信號到第一觸發(fā)器201和第二觸發(fā)器203的復(fù)位端R，例如FPGA芯片可以為XC5VLX50芯片。圖2中的觸發(fā)信號TCK是來自比較器(圖2中未示出)的信號，頻率范圍為D(T500MHz，采樣時鐘SAMPLE_CLK是系統(tǒng)降速的采樣時鐘，頻率為156. 25MHz，是ADC時鐘(I. 25GHz)的8分頻，觸發(fā)點和采樣點之間的時間間隔為Λ t，即觸發(fā)信號TCK和采樣時鐘SAMPLE_CLK兩信號之間的時間間隔，0〈 Δ t<6. 4ns?；赥DC-GP21的精密時間測量電路主要包括精密時間間隔Λ t的生成電路和精密時間間隔Λ t的測量電路兩個部分。精密時間間隔Λ t的生成電路采用ON Semiconductor公司的高速PECL的邏輯門電路來實現(xiàn)，其中，第一觸發(fā)器、第二觸發(fā)器、第三觸發(fā)器和第四觸發(fā)器為MC100LVEL31DTG芯片，延時器為MC100LVEL16DTG芯片，I分2的復(fù)用器為MC100LVEL11DTG芯片。高速比較器(圖2中未示出)產(chǎn)生的觸發(fā)信號TCK作為時鐘信號經(jīng)過第一觸發(fā)器201產(chǎn)生快速的邊沿信號，即第一觸發(fā)信號，該邊沿信號作為第二觸發(fā)器203的信號輸入，在TCK時鐘二次同步作用下，經(jīng)過復(fù)用器204實現(xiàn)I分2輸出。兩級D觸發(fā)器的主要作用是產(chǎn)生高穩(wěn)定的快速的邊沿信號，防止單個觸發(fā)器在鎖存的過程中，進(jìn)入亞穩(wěn)態(tài)，導(dǎo)致邊沿的不穩(wěn)定。經(jīng)過復(fù)用器MC100LVEL11DTG輸出的2路信號，第一輸出端Ql輸出的T_START信號送到TDC-GP21芯片207的啟動端START，作為精密時間測量的啟動信號，第二輸出端Q2輸出的另一路信號經(jīng)過
2個D觸發(fā)器在采樣時鐘SAMPLE_CLK的作用下進(jìn)行同步的采集，產(chǎn)生高穩(wěn)定的邊沿信號T_STOP,即第四觸發(fā)信號，送到TDC-GP21芯片的停止端STOP，作為精密時間測量的停止信號。由于TDC-GP21芯片的測量時間范圍是3. 5ns 2. 5 μ S，所以Λ t通過第四觸發(fā)器206預(yù)展寬成Λ t+T,以滿足后端TDC-GP21芯片的測量范圍的要求。圖3中示出了精密時間Λ t生成的時序圖。本發(fā)明還提供了一種使用圖I中電路進(jìn)行精密時間自動測量的方法，圖4為本發(fā)明的一種基于TDC-GP21的精密時間自動測量方法的流程圖。如圖4所示，本發(fā)明的一種基于TDC-GP21的精密時間自動測量方法包括以下步驟首先，通過FPGA芯片對TDC-GP21芯片的寄存器進(jìn)行配置。具體地，選擇測量模式I并選擇雙精度模式；每個通道接收的脈沖數(shù)設(shè)置為停止端STOP通道I接收I個脈沖；選擇4MHz高速時鐘；選擇校準(zhǔn)測量并設(shè)置為自動更新校準(zhǔn)數(shù)據(jù)；數(shù)據(jù)計算方式是運算器ALU計算兩個信號的時間差，設(shè)置為1st Stop Chl-Start ;中斷方式設(shè)置為被設(shè)置的脈沖個數(shù)全部被接收到或者TDC測量單元溢出產(chǎn)生中斷；寄存器設(shè)置為REG0=0x22466000，REGl=0x01410001, REG2=0x60000002, REG3=0x38000003, REG4=0x20000004, REG5=0x05,REG6=0x00001006o然后，通過FPGA芯片向TDC-GP21芯片發(fā)送代碼“ INIT”以初始化TDC-GP21芯片，TDC-GP21芯片準(zhǔn)備好接收啟動信號和停止信號。再然后，通過FPGA芯片向TDC-GP21芯片發(fā)送Start_T0F命令，觸發(fā)一次時間測量，開始測量。具體地，初始化之后TDC-GP21芯片的高速測量單元接收到啟動信號T_START后開始工作直到達(dá)到設(shè)置的采樣數(shù)，即停止端STOP通道接收到I個脈沖信號后才停止工·作，或者，遇到測量溢出即超時的情況(約為2. 4ys)才停止工作。時間測量原始數(shù)據(jù)就存儲在TDC-GP21芯片內(nèi)部，如果采用校準(zhǔn)模式，則測量完時差之后TDC-GP21芯片開始測量一個和兩個內(nèi)部基準(zhǔn)時鐘周期(Tref/1，2或4)，校準(zhǔn)原始數(shù)據(jù)Call和Cal2也被存儲TDC-GP21芯片內(nèi)部。接下來，在測量結(jié)束時，運算器ALU開始依照HITl和HIT2的設(shè)置處理數(shù)據(jù)并把結(jié)果送入輸出寄存器。如果進(jìn)行校準(zhǔn)，則運算器ALU依據(jù)進(jìn)行計算并傳輸32位的固定浮點數(shù)到輸出寄存器。校準(zhǔn)測量模式下計算公式為RES_X = (HITl-HIT2)/(Cal2-Call)；Time = RES_XXTrefX2clkHSDiv = RES_XXTrefXN with N=I, 2or 4 ；其中，RES_X為TDC-GP21芯片時間間隔測量的計數(shù)值，Tref為參考時鐘周期(4M高速時鐘)，ClkHSDiv為參考時鐘分頻因數(shù)。再接下來，通過FPGA芯片向TDC-GP21芯片發(fā)送代碼“10110ADR”讀取數(shù)據(jù)，TDC-GP21芯片從最高有效位開始輸出結(jié)果。具體地，校準(zhǔn)數(shù)據(jù)是以2的補(bǔ)碼形式出現(xiàn)的32位固定浮點數(shù)，進(jìn)行32次循環(huán)，TDC-GP21芯片從最高有效位(MSB)開始輸出結(jié)果。最后，TDC-GP21芯片在進(jìn)行下次測量之前必須通過發(fā)送代碼“INIT”再次初始化以便于TDC-GP21芯片可以接收新的START和STOP信號。本發(fā)明的基于TDC-GP21的精密時間自動測量電路具有以下優(yōu)點1)電路結(jié)構(gòu)簡單、成本低、功耗小，適合于小型化、低功耗的手持式數(shù)字示波表；2)測量精度高、線性度好，測量時間精度可達(dá)45ps ；3)具有自動校準(zhǔn)功能，能自動補(bǔ)償因電壓和溫度的變化引起的誤差；4)測量速度快，使數(shù)字示波表的波形更新率顯著提高。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種基于TDC-GP21的精密時間自動測量電路，其特征在于，包括第一觸發(fā)器，其置位端耦接到高電平，時鐘端耦接到觸發(fā)信號，輸出端輸出第一觸發(fā)信號;延時器，其輸入端耦接到所述觸發(fā)信號，對所述觸發(fā)信號進(jìn)行延時操作，輸出端輸出延時信號；第二觸發(fā)器，其置位端耦接到所述第一觸發(fā)器的輸出端，時鐘端耦接到所述延時器的輸出端，其輸出端輸出第二觸發(fā)信號；復(fù)用器，其輸入端耦接到所述第二觸發(fā)器的輸出端，對所述第二觸發(fā)信號進(jìn)行一分二輸出；第三觸發(fā)器，其置位端耦接到所述復(fù)用器的第二輸出端，時鐘端耦接到采樣時鐘，輸出端輸出第三觸發(fā)信號；第四觸發(fā)器，其置位端耦接到所述第三觸發(fā)器的輸出端，時鐘端耦接到所述采樣時鐘，輸出端輸出第四觸發(fā)信號；TDC-GP21芯片，其啟動端耦接到所述復(fù)用器的第一輸出端，其停止端耦接到所述第四觸發(fā)器的輸出端；FPGA芯片，輸出4路SPI讀寫時序信號到TDC-GP21芯片的輸入端，用于配置TDC-GP21芯片的寄存器，并輸出采集觸發(fā)信號到所述第一觸發(fā)器和第二觸發(fā)器的復(fù)位端。
2.如權(quán)利要求I所述的電路，其特征在于，所述采樣時鐘的頻率為156.25MHzο
3.如權(quán)利要求2所述的電路，其特征在于，所述FPGA芯片為XC5VLX50芯片。
4.如權(quán)利要求3所述的電路，其特征在于，所述第一觸發(fā)器、第二觸發(fā)器、第三觸發(fā)器和第四觸發(fā)器為ON Semiconductor公司的MC100LVEL31DTG芯片。
5.如權(quán)利要求3所述的電路,其特征在于,所述延時器為ONSemiconductor公司的MC100LVEL16DTG 芯片。
6.如權(quán)利要求3所述的電路,其特征在于,所述復(fù)用器為ONSemiconductor公司的MC100LVEL11DTG 芯片。
7.一種使用如權(quán)利要求I至6中任一項所述電路進(jìn)行精密時間自動測量的方法，其特征在于，包括以下步驟通過FPGA芯片對TDC-GP21芯片的寄存器進(jìn)行配置；通過FPGA芯片向TDC-GP21芯片發(fā)送代碼“INIT”以初始化TDC-GP21芯片，TDC-GP21芯片準(zhǔn)備好接收啟動信號和停止信號；通過FPGA芯片向TDC-GP21芯片發(fā)送Start_T0F命令，觸發(fā)一次時間測量；在測量結(jié)束時，運算器開始依照HITl和HIT2的設(shè)置處理數(shù)據(jù)并把結(jié)果送入輸出寄存器；通過FPGA芯片向TDC-GP21芯片發(fā)送代碼“ 10110ADR”讀取數(shù)據(jù)，TDC-GP21芯片從最高有效位開始輸出結(jié)果。
8.如權(quán)利要求7所述的方法，其特征在于，所述通過FPGA芯片對TDC-GP21芯片的寄存器進(jìn)行配置的步驟具體包括選擇測量模式I并選擇雙精度模式；每個通道接收的脈沖數(shù)設(shè)置為停止端STOP通道I接收I個脈沖；選擇4MHz高速時鐘； 選擇校準(zhǔn)測量并設(shè)置為自動更新校準(zhǔn)數(shù)據(jù)；數(shù)據(jù)計算方式是運算器ALU計算兩個信號的時間差，設(shè)置為1st Stop Chl-Start ；中斷方式設(shè)置為被設(shè)置的脈沖個數(shù)全部被接收到或者TDC-GP21芯片測量單元溢出產(chǎn)生中斷；寄存器設(shè)置為 REG0=0x22466000， REGl=0x01410001, REG2=0x60000002,REG3=0x38000003, REG4=0x20000004, REG5=0x05, REG6=0x00001006o
全文摘要
本發(fā)明提出了一種基于TDC-GP21的精密時間自動測量電路及方法，解決了現(xiàn)有技術(shù)中采用雙斜式內(nèi)插技術(shù)測量精密時間間隔，空間大、成本高、功耗大，測量的結(jié)果存在零點誤差和非線性誤差的問題。一種基于TDC-GP21的精密時間自動測量電路，包括第一觸發(fā)器，延時器，第二觸發(fā)器，復(fù)用器，第三觸發(fā)器，第四觸發(fā)器，TDC-GP21芯片，F(xiàn)PGA芯片。本發(fā)明的基于TDC-GP21的精密時間自動測量電路，結(jié)構(gòu)簡單、成本低、功耗小；測量精度高、線性度好，測量時間精度可達(dá)45ps；具有自動校準(zhǔn)功能，能自動補(bǔ)償因電壓和溫度的變化引起的誤差；測量速度快，使數(shù)字示波表的波形更新率顯著提高。
文檔編號G04F10/04GK102830610SQ20121034506
公開日2012年12月19日 申請日期2012年9月17日 優(yōu)先權(quán)日2012年9月17日
發(fā)明者劉洪慶, 郭同華, 李云彬, 向前, 邵成華 申請人:中國電子科技集團(tuán)公司第四十一研究所