專利名稱：分?jǐn)?shù)除法器系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明系有關(guān)具有減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)之第一特征。
依據(jù)第二特征，本發(fā)明系有關(guān)可于減少喚醒時低功率定時器計時誤差之方法。
依據(jù)第三特征，本發(fā)明系有關(guān)可于減少喚醒時低功率定時器計時誤差之至少一計算機(jī)程序產(chǎn)品。
背景技術(shù)：
低功率裝置通常被設(shè)計使其可使用閑置期間來停止非必要功能并進(jìn)入”閑置”模式。例如，通常停止提供數(shù)字及模擬組件時間參數(shù)之高速晶體振蕩器(操作于10s之MHz)。此急遽降低裝置之功率消耗。
許多例中，必須可于此閑置期間維持精確計時參考。例如，裝置所執(zhí)行之通信協(xié)議系需該裝置于特定計時處被再致動來傳送或接收訊息?？商娲?，若該裝置被外部信號喚醒，則需精確決定該裝置進(jìn)入低功率模式之后已經(jīng)過多少時間。
該裝置之一例系為藍(lán)芽通信電路。藍(lán)芽標(biāo)準(zhǔn)系要求維持傳輸槽定時器(控制時鐘)以1.6kHz速率操作，其系允許低功率模式時之250ppm最大頻率飄移及喚醒時之10μs最大計時紊亂。此定時器系被用來決定該裝置何時應(yīng)被喚醒來接收或傳送資料。
通常，當(dāng)藍(lán)芽裝置被嵌入如行動電話之較大系統(tǒng)時，低功率模式期間系具有外部計時參考。該參考通常被導(dǎo)源自32.768kHz晶體振蕩器，其消耗很少功率且非常便宜?？商娲?，內(nèi)部低頻振蕩器可被使用。
一方法系直接使用低功率參考信號來決定何時離開低功率模式。然而，此需要如軟件計算進(jìn)入低功率模式之前對應(yīng)控制時鐘周期所需數(shù)量之低功率參考時鐘周期數(shù)量，并接著計算離開低功率模式時之進(jìn)一步分?jǐn)?shù)修正。此需限制可被消耗于低功率模式中之時間量之處理時間。
一可替代方法系使用分?jǐn)?shù)除法器電路從可用低功率參考信號導(dǎo)出1.6kHz控制時鐘。分?jǐn)?shù)除法器電路可以產(chǎn)生具頻率Fc之輸出信號對參考時鐘頻率FLP之下列關(guān)系FLP=(M+NPDIV)×FC]]>PDIV系為分?jǐn)?shù)除法器周期，M為除法比率之整數(shù)部分，而N為分?jǐn)?shù)部分大小(N＜PDIV)。該比率通常針對被給定輸入及輸出頻率被決定一次，所以不代表連續(xù)消耗。
分?jǐn)?shù)除法器標(biāo)準(zhǔn)實施系以簡單整數(shù)除法器(每M輸入脈沖其產(chǎn)生一次單輸出脈沖)為基礎(chǔ)，整數(shù)除法比率被交替于M及(M+1)之間使平均除法比率可針對PDIV輸出時鐘被修正。數(shù)字電路執(zhí)行此操作之一例系被顯示于圖1。圖1中，系被揭示可操作產(chǎn)生具頻率Fc之輸出信號對參考時鐘頻率FLP下列關(guān)系之分?jǐn)?shù)除法器裝置102FLP=(M+NPDIV)*FC]]>分?jǐn)?shù)除法器裝置102系包含可操作保持追蹤總計時誤差之一累積器裝置108。分?jǐn)?shù)除法器裝置102亦包含可操作以M或M+1整數(shù)除法比率除上參考時鐘A之被連接至該累積器裝置108及該參考時鐘A之一整數(shù)除法裝置112。分?jǐn)?shù)除法器裝置102亦包含可操作保持對稱于零附近之最小化總計時誤差之被連接至該整數(shù)除法裝置112之一比率選擇器裝置114。分?jǐn)?shù)除法器裝置102亦包含被連接至該累積器裝置108之一加法裝置120，被連接至該累積器裝置108之一減法裝置122，被連接至該加法裝置120，該減法裝置122及該比率選擇器裝置114之一多任務(wù)器裝置124。如圖1所示，加法裝置120及減法裝置122亦被連接至該比率選擇器裝置114。來自分?jǐn)?shù)除法器裝置102之輸出時鐘系被標(biāo)示為B。每次M除法比率被選擇時，輸出時鐘系被產(chǎn)生具有較理想輸出時鐘周期短N(yùn)/PDIV輸入時鐘周期之周期?？商娲?，當(dāng)M+1除法比率被選擇時，輸出時鐘系被產(chǎn)生具有較理想輸出時鐘周期長(1-N/PDIV)輸入時鐘周期之周期。累積器系被用來保持追蹤總計時誤差每次M除法比率被使用時，累積器系被增加N，而每次M+1除法比率被使用時，累積器系被減少(PDIV-N)。各輸出時鐘周期開始時，該電路系決定何除法比率(M或M+1)會產(chǎn)生理想時鐘輸出最少計時錯誤，而使用該除法比率。
此如何被執(zhí)行之一例系被顯示于圖2。此例中，分?jǐn)?shù)部分系被設(shè)定為0.1(也就是N＝1，PDIV＝10)。為了產(chǎn)生輸出時鐘第一周期，M除法比率系被選擇。此產(chǎn)生0.1誤差(也就是輸出時鐘系被產(chǎn)生0.1太早于輸入時鐘周期)。若比率M+1被使用，則最終輸出時鐘將會太慢于0.9輸入時鐘周期)。各新輸出時鐘周期開始時，系作出誤差逐漸累積之相同決定。藉由輸出周期4，誤差系達(dá)到0.5(對應(yīng)累積器值5)此階段，選擇M除法比率會產(chǎn)生+0.6誤差，而選擇M+1比率會產(chǎn)生-0.4較小絕對誤差。因此，該電路選擇除法比率M+1。
此時鐘除法方法之問題系任何被給定計時處，從輸出時鐘至理想時鐘之誤差(紊亂)可達(dá)到輸入時鐘周期之一半。針對32.768kHz時鐘例，此會產(chǎn)生15μs紊亂，其違反藍(lán)芽控制時鐘之10μs紊亂要求。

發(fā)明內(nèi)容
本發(fā)明目的系解決上述問題。此系以依據(jù)權(quán)利要求1的具有減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)來達(dá)成。該分?jǐn)?shù)除法器系統(tǒng)系包含可操作產(chǎn)生具頻率Fc之輸出信號對參考時鐘頻率FLP之下列關(guān)系之一分?jǐn)?shù)除法器裝置FLP=(M+NPDIV)×FC]]>其中PDIV系為該分?jǐn)?shù)除法器裝置之周期，M為除法比率之整數(shù)部分，而N為除法比率之分?jǐn)?shù)部分大小。分?jǐn)?shù)除法器系統(tǒng)亦包含被連接至該分?jǐn)?shù)除法器裝置可從低功率模式開始喚醒之一高速晶體振蕩器裝置。分?jǐn)?shù)除法器系統(tǒng)亦包含被連接至該分?jǐn)?shù)除法器裝置及該高速晶體振蕩器裝置之一高速時鐘除法器裝置。高速晶體振蕩器裝置亦可操作采樣該輸出信號，及采樣來自該分?jǐn)?shù)除法器裝置之總計時誤差目前狀態(tài)。該被采樣輸出信號系觸動該高速時鐘除法器裝置，而該被采樣總計時誤差目前狀態(tài)系預(yù)載該高速時鐘除法器裝置，其可操作以高速時鐘1.5周期內(nèi)之精確度來同步化輸出時鐘信號第一脈沖及理想時鐘計時。
依據(jù)本發(fā)明之分?jǐn)?shù)除法器系統(tǒng)優(yōu)點(diǎn)系因該分?jǐn)?shù)除法器系統(tǒng)產(chǎn)生之計時紊亂可被降低為1.5高速時鐘周期，也就是微秒小分?jǐn)?shù)。此意指紊亂與其它誤差源，也就是參考時鐘頻率中之飄移相較系為有效零。
依據(jù)本發(fā)明之分?jǐn)?shù)除法器系統(tǒng)另一優(yōu)點(diǎn)系其系以非常低硬件復(fù)雜性來實施。
若該分?jǐn)?shù)除法器裝置包含系可操作保持追蹤總計時誤差之一累積器裝置，且其中該分?jǐn)?shù)除法器系統(tǒng)亦包含可操作計數(shù)從理想計時參考至低功率參考時鐘第一脈沖之高速時鐘數(shù)量藉以測量計時誤差之一計數(shù)器裝置，其被用來調(diào)整該累積器裝置值使該測量之延遲開始可被補(bǔ)償，則此連接中之另一優(yōu)點(diǎn)可被達(dá)成。
此連接中，若該被測量計時誤差被該累積器裝置用來調(diào)整該高速時鐘除法器裝置離開該低功率模式之預(yù)載值，則另一優(yōu)點(diǎn)可被達(dá)成。
若該分?jǐn)?shù)除法器系統(tǒng)亦包含可操作因喚醒定時器裝置終止或要求該分?jǐn)?shù)除法器系統(tǒng)喚醒之外部信號而將該分?jǐn)?shù)除法器系統(tǒng)帶出低功率模式之被連接至該高速晶體振蕩器裝置之一喚醒定時器裝置，則此連接中之另一優(yōu)點(diǎn)可被達(dá)成。
此連接中，若該分?jǐn)?shù)除法器系統(tǒng)亦包含被連接至該喚醒定時器裝置可操作參考時鐘除以M或M+1整數(shù)除法比率之一整數(shù)除法器裝置，則另一優(yōu)點(diǎn)可被達(dá)成。
若該分?jǐn)?shù)除法器系統(tǒng)亦包含被連接至該整數(shù)除法器裝置可操作保持追蹤總計時誤差為正時盡量小，則此連接中之另一優(yōu)點(diǎn)可被達(dá)成。
此連接中，若被儲存于該累積器裝置中之該目前計時誤差值被標(biāo)示為k，則該值k所需該高速時鐘周期數(shù)量系被給定為如下，則另一優(yōu)點(diǎn)可被達(dá)成nHS=kXTLPPDIVTHS]]>其中TLP為該低功率參考時鐘之時間周期，而THS為該高速晶體振蕩器裝置之時間周期，值TLP，THS被選擇使所需高速時鐘周期數(shù)量系為值k之便利整數(shù)倍數(shù)。
若該分?jǐn)?shù)除法器系統(tǒng)亦包含被連接至該整數(shù)除法器裝置，該高速晶體振蕩器裝置及該高速時鐘除法器裝置之一第二同步器裝置，其中來自該第二同步器裝置之輸出系觸動該高速時鐘除法器裝置，則此連接中之另一優(yōu)點(diǎn)可被達(dá)成。
若該分?jǐn)?shù)除法器系統(tǒng)亦包含被連接至該累積器裝置，該高速晶體振蕩器裝置及該高速時鐘除法器裝置之一第一同步器裝置，其中該第一同步器裝置系輸出該預(yù)載值至該高速時鐘除法器裝置，則此連接中之另一優(yōu)點(diǎn)可被達(dá)成。
若該分?jǐn)?shù)除法器系統(tǒng)亦包含被連接至該累積器裝置之一加法裝置，被連接至該累積器裝置之一減法裝置，及被連接至該加法裝置，該減法裝置及該比率選擇器裝置之一多任務(wù)器器裝置，其中來自該多任務(wù)器器裝置之輸出系被輸入該累積器裝置，則此連接中之另一優(yōu)點(diǎn)可被達(dá)成。
上述問題亦可以依據(jù)權(quán)利要求11的減少喚醒時低功率定時器計時誤差之方法來達(dá)成。該方法包含步驟為-分?jǐn)?shù)除法器裝置產(chǎn)生具頻率Fc之輸出信號對參考時鐘頻率FLP之下列關(guān)系FLP=(M+NPDIV)×FC]]>其中PDIV系為該分?jǐn)?shù)除法器裝置之周期，M為除法比率之整數(shù)部分，而N為除法比率之分?jǐn)?shù)部分大小；-采樣該輸出信號；-采樣總計時誤差之目前狀態(tài)；-以該被采樣輸出信號觸動高速時鐘除法器裝置；-以該被采樣總計時誤差預(yù)載該高速時鐘除法器裝置；-以高速時鐘1.5周期內(nèi)之精確度來同步化輸出時鐘信號第一脈沖及理想時鐘計時。
依據(jù)本發(fā)明之減少喚醒時低功率定時器計時誤差之方法優(yōu)點(diǎn)系因該方法產(chǎn)生之計時紊亂可被降低為1.5高速時鐘周期，也就是微秒小分?jǐn)?shù)。此意指紊亂與其它誤差源，也就是參考時鐘頻率中之飄移相較系為有效零。
若該方法亦包含以下步驟，則此連接中之另一優(yōu)點(diǎn)可被達(dá)成；-計數(shù)從理想計時參考至低功率參考時鐘第一脈沖之高速時鐘數(shù)量；及-調(diào)整預(yù)載值使該測量之延遲開始可被補(bǔ)償。
若該方法亦包含以下步驟，則此連接中之另一優(yōu)點(diǎn)可被達(dá)成；-因喚醒定時器裝置終止或要求喚醒之外部信號而離開低功率模式。
若該方法亦包含以下步驟，則此連接中之另一優(yōu)點(diǎn)可被達(dá)成；-參考時鐘除以M或M+1整數(shù)除法比率。
若該方法亦包含以下步驟，則此連接中之另一優(yōu)點(diǎn)可被達(dá)成；-保持追蹤總計時誤差為正時盡量小。
此連接中，若該目前計時誤差值被標(biāo)示為k，則該值k所需該高速時鐘周期數(shù)量系被給定為如下，則另一優(yōu)點(diǎn)可被達(dá)成nHS=kXTLPPDIVTHS]]>其中TLP為該低功率參考時鐘之時間周期，而THS為該高速晶體振蕩器裝置之時間周期，值TLP，THS被選擇使所需高速時鐘周期數(shù)量系為值k之便利整數(shù)倍數(shù)。
上述問題亦可以依據(jù)權(quán)利要求17的至少一計算機(jī)程序產(chǎn)品來達(dá)成。該至少一計算機(jī)程序產(chǎn)品系可直接加載至少一數(shù)字計算機(jī)之內(nèi)部存儲器中，且包含當(dāng)該至少一產(chǎn)品運(yùn)作于該至少一計算機(jī)上時可執(zhí)行權(quán)利要求11步驟之軟件編碼部件。
依據(jù)本發(fā)明之至少一計算機(jī)程序產(chǎn)品優(yōu)點(diǎn)系因該產(chǎn)品產(chǎn)生之計時紊亂可被降低為1.5高速時鐘周期，也就是微秒小分?jǐn)?shù)。此意指紊亂與其它誤差源，也就是參考時鐘頻率中之飄移相較系為有效零。
本發(fā)明將藉由以下實施例及附圖被更詳細(xì)說明如下，其中


圖1系為依據(jù)先前技術(shù)之分?jǐn)?shù)除法器裝置方塊圖；圖2系揭示被揭示于圖1之該分?jǐn)?shù)除法器裝置操作表1型式；圖3系為依據(jù)本發(fā)明之分?jǐn)?shù)除法器系統(tǒng)方塊圖；圖4系為被揭示于圖3之該分?jǐn)?shù)除法器系統(tǒng)更詳細(xì)方塊圖；圖5系為依據(jù)本發(fā)明之減少喚醒時低功率定時器計時誤差之方法流程圖；圖6系為被揭示于圖5之該方法更詳細(xì)方塊圖；及圖7系為依據(jù)本發(fā)明之計算機(jī)程序產(chǎn)品某些例。
具體實施例方式
圖3中，系揭示依據(jù)本發(fā)明之減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)100方塊圖。該分?jǐn)?shù)除法器系統(tǒng)100系包含可操作產(chǎn)生具頻率Fc之輸出信號對參考時鐘頻率FLP下列關(guān)系之分?jǐn)?shù)除法器裝置102FLP=(M+NPDIV)×FC]]>其中PDIV系為該分?jǐn)?shù)除法器裝置102之周期，M為除法比率之整數(shù)部分，而N為除法比率之分?jǐn)?shù)部分大小。對該分?jǐn)?shù)除法器裝置102之輸入信號系被標(biāo)示為A。分?jǐn)?shù)除法器系統(tǒng)100亦包含被連接至該分?jǐn)?shù)除法器裝置102可從低功率模式開始喚醒之一高速晶體振蕩器裝置104。該分?jǐn)?shù)除法器系統(tǒng)100亦包含被連接至該分?jǐn)?shù)除法器裝置104及該高速晶體振蕩器裝置104之一高速時鐘除法器裝置106。高速晶體振蕩器裝置104亦可操作采樣該輸出信號B，及采樣來自該分?jǐn)?shù)除法器裝置102之總計時誤差目前狀態(tài)。該被采樣輸出信號B系觸動該高速時鐘除法器裝置106，而該被采樣總計時誤差目前狀態(tài)系預(yù)載該高速時鐘除法器裝置106。該高速時鐘除法器裝置106可操作以高速時鐘1.5周期內(nèi)之精確度來同步化輸出時鐘信號C之第一脈沖及理想時鐘計時。
圖4中，系揭示被揭示于圖3之分?jǐn)?shù)除法器系統(tǒng)100更詳細(xì)方塊圖。圖4中某些裝置/功能塊系對應(yīng)圖1及圖3中某些裝置/功能塊，而這些已被配置相同參考符號于圖1，圖3及圖4中而不再作說明。被揭示于圖4之分?jǐn)?shù)除法器系統(tǒng)100亦包含可操作將該分?jǐn)?shù)除法器系統(tǒng)100帶出低功率模式之被連接至該高速晶體振蕩器裝置104之一喚醒定時器裝置110。此系因該喚醒定時器裝置110終止或要求該分?jǐn)?shù)除法器系統(tǒng)100喚醒之外部信號而被執(zhí)行。該分?jǐn)?shù)除法器系統(tǒng)100亦包含被連接至該整數(shù)除法器裝置112可操作保持追蹤總計時誤差為正時盡量小之一比率選擇器裝置114。該分?jǐn)?shù)除法器系統(tǒng)100亦包含被連接至該累積器裝置108，該高速晶體振蕩器裝置104及該高速時鐘除法器裝置106之一第一同步器裝置116。該第一同步器裝置116系輸出該預(yù)載值至該高速時鐘除法器裝置106。該分?jǐn)?shù)除法器系統(tǒng)100亦包含被連接至該整數(shù)除法器裝置112，該高速晶體振蕩器裝置104及該高速時鐘除法器裝置106之一第二同步器裝置118。來自該第二同步器裝置118之輸出系觸動該高速時鐘除法器裝置106。該分?jǐn)?shù)除法器系統(tǒng)100亦包含被連接至該高速時鐘除法器裝置106之一計數(shù)裝置126，該計數(shù)裝置126可操作計數(shù)從理想計時參考至低功率參考時鐘第一脈沖之高速時鐘數(shù)量藉以測量計時誤差，其被用來調(diào)整該累積器裝置108值使該測量之延遲開始可被補(bǔ)償。如圖4所示，該計數(shù)裝置126亦被連接至該累積器裝置108。
依據(jù)另一實施例，該被測量計時誤差系被該累積器裝置108用來調(diào)整該高速時鐘除法器裝置106離開該低功率模式之預(yù)載值。
若被儲存于該累積器裝置108中之該目前計時誤差值被標(biāo)示為k，則該值k所需該高速時鐘周期數(shù)量系被給定為如下nHS=kXTLPPDIVTHS]]>其中TLP為該低功率參考時鐘之時間周期，而THS為該高速晶體振蕩器裝置104之時間周期，值TLP，THS及PDIV被選擇使所需高速時鐘周期數(shù)量系為值k之便利整數(shù)倍數(shù)。以下將以其它文字遵循說明依據(jù)本發(fā)明之分?jǐn)?shù)除法器系統(tǒng)100。
本發(fā)明系為分?jǐn)?shù)除法器電路之修改，其中從低功率模式返回被致動之高速晶體振蕩器裝置系被用來補(bǔ)償被紀(jì)錄于該累積器中之計時誤差。此意指因該分?jǐn)?shù)除法器產(chǎn)生之計時紊亂可被降低為1.5高速時鐘周期(也就是參考時鐘頻率中之飄移)。
改良低功率定時器電路之目的系利用被儲存于分?jǐn)?shù)除法器之累積器中之計時誤差，所以從低功率模式離開時(因抵達(dá)被程序化睡眠期間或因外部喚醒信號所致)，控制時鐘下一脈沖系被精確校準(zhǔn)。
改良低功率定時器電路系被顯示于圖4。分?jǐn)?shù)除法器本身結(jié)構(gòu)本質(zhì)上不變。然而，除了嘗試保持誤差最小化對稱于零附近，比率選擇器亦嘗試保持永遠(yuǎn)為正時之誤差盡量小(也就是輸出時鐘永遠(yuǎn)發(fā)生于些微領(lǐng)先理想時鐘計時)。
從低功率模式喚醒時，高速晶體振蕩器系被激活。此系被用來采樣分?jǐn)?shù)除法器之輸出及該累積器目前狀態(tài)，其接著被傳送至位于主動模式中負(fù)責(zé)維持控制時鐘之高速時鐘除法器。離開低功率模式時，高速時鐘除法器系等待被采樣低功率控制時鐘上之突起緣。此系被用來以被導(dǎo)源自該被采樣計時誤差之值預(yù)載該高速除法器(分?jǐn)?shù)除法器之累積器)，使輸出時鐘之第一脈沖得以被同步化為高速時鐘1.5周期內(nèi)之理想時鐘計時，其與其它計時誤差源相較系可忽略。
標(biāo)示被儲存于該累積器裝置中之該目前計時誤差值為k，則被給定累積器值所需該高速時鐘周期數(shù)量系被給定為nHS=k×TLPPDIVTHS]]>藉由選擇PDIV＝TLP/THS，方程式右手側(cè)系等于1，也就是計算適當(dāng)預(yù)載值并不需多任務(wù)器或除法運(yùn)算?？商娲牵琍DIV可被選擇使多任務(wù)器因子變成兩次方(也就是簡單轉(zhuǎn)換運(yùn)算)，使除法比率更具有被粗略實施之彈性。
圖標(biāo)中之喚醒定時器系因該定時器終止或要求該組件喚醒之外部信號而負(fù)責(zé)將系統(tǒng)帶出低功率模式，此系藉由低功率參考時鐘來賦予時鐘，并計數(shù)被分?jǐn)?shù)除法器產(chǎn)生之控制時鐘脈沖數(shù)量。產(chǎn)生至晶體振蕩器之賦能信號系被定時使該晶體振蕩器具有表示被程序化喚醒時刻之控制時鐘側(cè)面之前穩(wěn)定化之時間。外部喚醒信號事件中，消逝控制時鐘數(shù)量可于接收對高速時鐘除法器之觸動脈沖之后藉由系統(tǒng)來讀出。
基本分?jǐn)?shù)除法器電路及目前所說明改良電路仍具有一剩余問題。預(yù)期維持計時參考被定義相對高速時鐘然而，低功率計時參考系被導(dǎo)源自32kHz參考時鐘且此與高速時鐘同步化。因此，若錯誤直接轉(zhuǎn)換為輸出脈沖紊亂，則于第一脈沖進(jìn)入低功率分?jǐn)?shù)除法器之前系具有達(dá)到全部參考時鐘周期之未知延遲。
此問題可藉由計數(shù)從理想計時參考至32kHz時鐘第一脈沖之高速時鐘數(shù)量藉此測量計時誤差而輕易地被修正。此接著可被用來調(diào)整分?jǐn)?shù)除法器累積器值使該測量之延遲開始可被補(bǔ)償，或可被用來調(diào)整高速時鐘除法器離開低功率模式之預(yù)載值。兩者例中，測量必須確保高速除法器所需預(yù)載值不為負(fù)值(也就是來自低功率除法器之輸出脈沖太晚抵達(dá))。此可藉由調(diào)整第一控制時鐘脈沖之除法比率來達(dá)成，若該預(yù)載調(diào)整被使用，則設(shè)定計時誤差之目標(biāo)范圍使來自低功率除法器之控制時鐘脈沖永遠(yuǎn)充分領(lǐng)先理想計時。
此具有非常低硬件復(fù)雜性之電路使計時參考得以于低功率狀態(tài)期間被維持，其本質(zhì)上僅被外部低功率參考之飄移，如典型32kHz時鐘之每百萬若干10s部份限制。
圖5中，系被揭示依據(jù)本發(fā)明之減少喚醒時低功率定時器計時誤差之方法流程圖。該方法開始于方塊250。于方塊252，該方法繼續(xù)步驟分?jǐn)?shù)除法器裝置產(chǎn)生具頻率Fc之輸出信號對參考時鐘頻率FLP之下列關(guān)系FLP=(M+NPDIV)×FC]]>其中PDIV系為該分?jǐn)?shù)除法器裝置之周期，M為除法比率之整數(shù)部分，而N為除法比率之分?jǐn)?shù)部分大小。此后，于方塊254，該方法繼續(xù)步驟采樣該輸出信號。于方塊256，該方法繼續(xù)步驟采樣總計時誤差之目前狀態(tài)。此后，于方塊258，該方法繼續(xù)步驟以該被采樣輸出信號觸動高速時鐘除法器裝置。于方塊260，該方法繼續(xù)步驟以該被采樣總計時誤差預(yù)載該高速時鐘除法器裝置。此后，于方塊262，該方法繼續(xù)步驟以高速時鐘1.5周期內(nèi)之精確度來同步化輸出時鐘信號第一脈沖及理想時鐘計時。該方法被終止于方塊264。
圖6中，系被揭示圖5所揭示方法之更詳細(xì)流程圖。該方法開始于方塊300。于方塊302，該方法繼續(xù)步驟因該定時器終止或要求該系統(tǒng)喚醒之外部信號而將分?jǐn)?shù)除法器系統(tǒng)帶出低功率模式。此后，于方塊304，該方法繼續(xù)步驟產(chǎn)生至高速晶體振蕩器裝置之賦能信號。于方塊306，該方法繼續(xù)步驟分?jǐn)?shù)除法器裝置產(chǎn)生具頻率Fc之輸出信號對參考時鐘頻率FLP之下列關(guān)系FLP=(M+NPDIV)×FC]]>其中PDIV系為該分?jǐn)?shù)除法器裝置之周期，M為除法比率之整數(shù)部分，而N為除法比率之分?jǐn)?shù)部分大小。此后，于方塊254，該方法繼續(xù)步驟采樣該輸出信號。于方塊310，該方法繼續(xù)步驟采樣總計時誤差之目前狀態(tài)。此后，于方塊312，該方法繼續(xù)步驟以該被采樣輸出信號觸動高速時鐘除法器裝置。于方塊314，該方法繼續(xù)步驟計數(shù)從理想計時參考至低功率參考時鐘第一脈沖之高速時鐘數(shù)量。此后，于方塊316，該方法繼續(xù)步驟調(diào)整預(yù)載值使該測量之延遲開始可被補(bǔ)償。于方塊318，該方法繼續(xù)步驟以該被調(diào)整預(yù)載值預(yù)載該高速時鐘除法器裝置。此后，于方塊320，該方法繼續(xù)步驟以高速時鐘1.5周期內(nèi)之精確度來同步化輸出時鐘信號第一脈沖及理想時鐘計時。該方法被終止于方塊322。
依據(jù)該方法較佳實施例，其亦包含步驟參考時鐘除以M或M+1整數(shù)除法比率。
依據(jù)該方法另一較佳實施例，其亦包含步驟以保持追蹤總計時誤差為正時盡量小之方式選擇該整數(shù)除法比率。
依據(jù)該方法再另一較佳實施例，若該目前計時誤差值被標(biāo)示為k，則該值k所需該高速時鐘周期數(shù)量系被給定為如下nHS=k×TLPPDIVTHS]]>其中TLP為該低功率參考時鐘之時間周期，而THS為該高速晶體振蕩器裝置104之時間周期，值TLP，THS及PDIV被選擇使所需高速時鐘周期數(shù)量系為值k之便利整數(shù)倍數(shù)。
圖6中，系被揭示依據(jù)本發(fā)明若干計算機(jī)程序產(chǎn)品簡略圖。被揭示具有n不同數(shù)字計算機(jī)2001，...，200n，其中n為整數(shù)。亦被揭示具有n不同計算機(jī)程序產(chǎn)品2021，...，202n，其被顯示為光盤型式。該不同計算機(jī)程序產(chǎn)品2021，...，202n系可直接加載該n不同數(shù)字計算機(jī)2001，...，200n之內(nèi)部存儲器中。當(dāng)產(chǎn)品2021，...，202n運(yùn)作于該計算機(jī)2001，...，200n上時，各計算機(jī)程序產(chǎn)品2021，...，202n系包含可執(zhí)行某些或所有圖5步驟之軟件編碼部件。該計算機(jī)程序產(chǎn)品2021，...，202n系可為如軟盤，隨機(jī)存取內(nèi)存(RAM)碟，磁帶，光磁盤或任何其它適當(dāng)產(chǎn)品型式。
本發(fā)明并不限于上述實施例。顯然地，以下權(quán)利要求內(nèi)之許多不同修改均可行。
權(quán)利要求
1.一種減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)(100)，該分?jǐn)?shù)除法器系統(tǒng)(100)系包含可操作產(chǎn)生具頻率Fc之輸出信號對參考時鐘頻率FLP有下列關(guān)系之一分?jǐn)?shù)除法器裝置(102)FLP=(M+NPDIV)×FC]]>其中PDIV系為該分?jǐn)?shù)除法器裝置(102)之周期，M為除法比率之整數(shù)部分，而N為除法比率之分?jǐn)?shù)部分大小，其特征在于為該分?jǐn)?shù)除法器系統(tǒng)(100)亦包含被連接至該分?jǐn)?shù)除法器裝置(102)可從低功率模式開始喚醒之一高速晶體振蕩器裝置(104)，被連接至該分?jǐn)?shù)除法器裝置(104)及該高速晶體振蕩器裝置(104)之一高速時鐘除法器裝置(106)，其中該高速晶體振蕩器裝置(104)亦可操作采樣該輸出信號及來自該分?jǐn)?shù)除法器裝置(102)之總計時誤差目前狀態(tài)，其中該被采樣輸出信號系觸動該高速時鐘除法器裝置(106)，而該被采樣總計時誤差目前狀態(tài)系預(yù)載該高速時鐘除法器裝置(106)，其可操作以高速時鐘1.5周期內(nèi)之精確度來同步化該輸出時鐘信號之第一脈沖及理理想時鐘計時。
2.如權(quán)利要求1的減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)(100)，其特征在于為該分?jǐn)?shù)除法器裝置(102)系包含可操作保持追蹤總計時誤差之一累積器裝置(108)，其中該分?jǐn)?shù)除法器系統(tǒng)(100)亦包含可操作計數(shù)從該理想計時參考至該低功率參考時鐘第一脈沖之高速時鐘數(shù)量藉以測量計時誤差之一計數(shù)裝置(126)，并被用來調(diào)整該累積器裝置(108)值，使該測量之延遲開始可被補(bǔ)償。
3.如權(quán)利要求2的減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)(100)，其特征在于為該被測量計時誤差系被該累積器裝置(108)用來調(diào)整該高速時鐘除法器裝置(106)離開該低功率模式之預(yù)載值。
4.如權(quán)利要求1至3任一項的減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)(100)，其特征在于為該分?jǐn)?shù)除法器系統(tǒng)(100)亦包含可操作因該喚醒定時器裝置(110)終止或要求該分?jǐn)?shù)除法器系統(tǒng)(100)喚醒之外部信號而將該分?jǐn)?shù)除法器系統(tǒng)(100)帶出低功率模式，且被連接至該高速晶體振蕩器裝置(104)之一喚醒定時器裝置(110)。
5.如權(quán)利要求4的減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)(100)，其特征在于為該分?jǐn)?shù)除法器系統(tǒng)(100)亦包含被連接至該喚醒定時器裝置(110)可操作該參考時鐘除以M或M+1整數(shù)除法比率之一整數(shù)除法器裝置(112)。
6.如權(quán)利要求5的減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)(100)，其特征在于為該分?jǐn)?shù)除法器系統(tǒng)(100)亦包含被連接至該整數(shù)除法器裝置(112)可操作保持總計時誤差為正時盡量小之一比率選擇器裝置(114)。
7.如權(quán)利要求2至6任一項的減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)(100)，其特征在于為若被儲存于該累積器裝置(108)中之該目前計時誤差值被標(biāo)示為k，則該值k所需該高速時鐘周期數(shù)量系被給定為如下nHS=k×TLPPDIVTHS]]>其中TLP為該低功率參考時鐘之時間周期，而THS為該高速晶體振蕩器裝置(104)之時間周期，且值TLP，THS及PDIV被選擇使所需高速時鐘周期數(shù)量系為值k之便利整數(shù)倍數(shù)。
8.如權(quán)利要求7的減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)(100)，其特征在于為該分?jǐn)?shù)除法器系統(tǒng)(100)亦包含被連接至該累積器裝置(108)、該高速晶體振蕩器裝置(104)及該高速時鐘除法器裝置(106)之一第一同步器裝置(116)，其中該第一同步器裝置(116)系輸出該預(yù)載值至該高速時鐘除法器裝置(106)。
9.如權(quán)利要求8的減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)(100)，其特征在于為該分?jǐn)?shù)除法器系統(tǒng)(100)亦包含被連接至該整數(shù)除法器裝置(112)，該高速晶體振蕩器裝置(104)及該高速時鐘除法器裝置(106)之一第二同步器裝置(118)，來自該第二同步器裝置(118)之輸出系觸動該高速時鐘除法器裝置(106)。
10.如權(quán)利要求9的減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)(100)，其特征在于為該分?jǐn)?shù)除法器系統(tǒng)(100)亦包含被連接至該累積器裝置(108)之一加法裝置(120)，被連接至該累積器裝置(108)之一減法裝置(122)，及被連接至該加法裝置(120)、該減法裝置(122)及該比率選擇器裝置(114)之一多任務(wù)器裝置(124)，其中來自該多任務(wù)器裝置(124)之輸出系被輸入至該累積器裝置(108)。
11.一種減少喚醒時低功率定時器計時誤差之方法，該方法包含步驟為-一分?jǐn)?shù)除法器裝置產(chǎn)生具頻率Fc之輸出信號對一參考時鐘頻率FLP有下列關(guān)系FLP=(M+NPDIV)×FC]]>，其中PDIV系為該分?jǐn)?shù)除法器裝置之周期，M為該除法比率之整數(shù)部分，而N為該除法比率之分?jǐn)?shù)部分大?。?采樣該輸出信號；-采樣總計時誤差之目前狀態(tài)；-以該被采樣輸出信號觸動高速時鐘除法器裝置；-以該被采樣總計時誤差的該目前狀態(tài)預(yù)載該高速時鐘除法器裝置，及-以高速時鐘1.5周期內(nèi)之精確度來同步化輸出時鐘信號第一脈沖及理想時鐘計時。
12.如權(quán)利要求11的減少喚醒時低功率定時器計時誤差之方法，其特征在于為該方法亦包含以下步驟-計數(shù)從該理想計時參考至該低功率參考時鐘第一脈沖之高速時鐘數(shù)量；及-調(diào)整預(yù)載值使該測量之延遲開始可被補(bǔ)償。
13.如權(quán)利要求12的減少喚醒時低功率定時器計時誤差之方法，其特征在于為該方法亦包含以下步驟-因喚醒定時器裝置終止或要求喚醒之外部信號而離開低功率模式。
14.如權(quán)利要求13的減少喚醒時低功率定時器計時誤差之方法，其特征在于為該方法亦包含以下步驟-該參考時鐘除以M或M+1整數(shù)除法比率。
15.如權(quán)利要求14的減少喚醒時低功率定時器計時誤差之方法，其特征在于為該方法亦包含以下步驟-以保持該總計時誤差為正時盡量小之方式選擇該整數(shù)除法比率。
16.如權(quán)利要求12至15任一項的減少喚醒時低功率定時器計時誤差之方法，其特征在于為若該目前計時誤差值被標(biāo)示為k，則該值k所需該高速時鐘周期數(shù)量系被給定為如下nHS=k×TLPPDIVTHS]]>其中TLP為該低功率參考時鐘之時間周期，而THS為該高速晶體振蕩器裝置之時間周期，且值TLP，THS及PDIV被選擇使所需高速時鐘周期數(shù)量系為該值k之便利整數(shù)倍數(shù)。
17.至少一計算機(jī)程序產(chǎn)品(2021，...，202n)可直接加載至少一數(shù)字計算機(jī)(2001，...，200n)之內(nèi)部存儲器中，包含當(dāng)該至少一計算機(jī)程序產(chǎn)品(2021，...，202n)運(yùn)作于該至少一數(shù)字計算機(jī)(2001，...，200n)上時，可執(zhí)行權(quán)利要求11步驟之軟件編碼部件。
全文摘要
本發(fā)明系有關(guān)一種減少喚醒時低功率定時器計時誤差之分?jǐn)?shù)除法器系統(tǒng)(100)，該分?jǐn)?shù)除法器系統(tǒng)(100)系包含可操作產(chǎn)生具頻率Fc之輸出信號對參考時鐘頻率F
文檔編號G04F10/00GK1722029SQ20051008099
公開日2006年1月18日 申請日期2005年6月30日 優(yōu)先權(quán)日2004年6月30日
發(fā)明者M·劉易斯 申請人:因芬尼昂技術(shù)股份公司