構(gòu)，包括JTAG接頭和一個w上JTAG器件，其特征在 于，還包括復(fù)雜可編程邏輯器件CPLD、數(shù)據(jù)分配器和選擇開關(guān)； 所述JTAG接頭的TMS管腳、TCK管腳、TDI管腳和TDO管腳分別對應(yīng)連接數(shù)據(jù)分配器的數(shù) 據(jù)輸入端;其中JTAG接頭的TMS管腳連接的數(shù)據(jù)分配器數(shù)據(jù)輸入端對應(yīng)兩個數(shù)據(jù)輸出端分 別對應(yīng)連接CPLD的10端口和TMS管腳，JTAG接頭的TCK管腳連接的數(shù)據(jù)分配器數(shù)據(jù)輸入端對 應(yīng)兩個數(shù)據(jù)輸出端分別對應(yīng)連接CPLD的10端口和TCK管腳;JTAG接頭的TDI管腳連接的數(shù)據(jù) 分配器數(shù)據(jù)輸入端對應(yīng)兩個數(shù)據(jù)輸出端分別對應(yīng)連接CPLD的10端口和TDI管腳;JTAG接頭 的TD0管腳連接的數(shù)據(jù)分配器數(shù)據(jù)輸入端對應(yīng)兩個數(shù)據(jù)輸出端分別對應(yīng)連接CPLD件的10端 口和TD0管腳； 所述數(shù)據(jù)分配器的地址信號輸入端和CPLD的10端口分別連接有選擇開關(guān);JTAG器件的 TMS管腳、TCK管腳、TDI管腳和TD0管腳分別對應(yīng)連接CPLD的10端口。2. 根據(jù)權(quán)利要求1所述的板級多忍片JTAG鏈互聯(lián)的結(jié)構(gòu)，其特征在于，所述數(shù)據(jù)分配器 為多路分配器，包括四個數(shù)據(jù)輸入端，分別為第一數(shù)據(jù)輸入端、第二數(shù)據(jù)輸入端、第Ξ?dāng)?shù)據(jù) 輸入端和第四數(shù)據(jù)輸入端，其中每個數(shù)據(jù)輸入端對應(yīng)兩個數(shù)據(jù)輸出端； 所述JTAG接頭的TMS管腳、TCK管腳、TDI管腳和TD0管腳分別對應(yīng)連接數(shù)據(jù)分配器的第 一數(shù)據(jù)輸入端、第二數(shù)據(jù)輸入端、第Ξ?dāng)?shù)據(jù)輸入端和第四數(shù)據(jù)輸入端;第一數(shù)據(jù)輸入端對應(yīng) 的兩個數(shù)據(jù)輸出端分別對應(yīng)連接CPLD的10端口和TMS管腳;第二數(shù)據(jù)輸入端對應(yīng)的兩個數(shù) 據(jù)輸出端分別對應(yīng)連接CPLD的10端口和TCK管腳;第Ξ?dāng)?shù)據(jù)輸入端對應(yīng)的兩個數(shù)據(jù)輸出端 分別對應(yīng)連接CPLD的10端口和TDI管腳;第四數(shù)據(jù)輸入端對應(yīng)的兩個數(shù)據(jù)輸出端分別對應(yīng) 連接CPLD的10端口和TD0管腳。3. 根據(jù)權(quán)利要求2所述的板級多忍片JTAG鏈互聯(lián)的結(jié)構(gòu)，其特征在于，所述數(shù)據(jù)分配器 為74CBTLV3257忍片;其中74CBTLV3257忍片的1A管腳、2A管腳、3A管腳和4A管腳分別對應(yīng)為 數(shù)據(jù)分配器的第一數(shù)據(jù)輸入端、第二數(shù)據(jù)輸入端、第Ξ?dāng)?shù)據(jù)輸入端和第四數(shù)據(jù)輸入端，即分 別與JTAG接頭的TMS管腳、TCK管腳、TDI管腳和TD0管腳對應(yīng)連接;74CBTLV3257忍片的1B1管 腳和1B2管腳為1A管腳對應(yīng)的兩個數(shù)據(jù)輸出端，分別對應(yīng)連接CPLD的10端口和TMS管腳； 74CBTLV3257忍片的2B1管腳和2B2管腳為2A管腳對應(yīng)的兩個數(shù)據(jù)輸出端，分別對應(yīng)連接 CPLD的10端口和TCK管腳;74CBTLV3257忍片的3B1管腳和3B2管腳為3A管腳對應(yīng)的兩個數(shù)據(jù) 輸出端，分別對應(yīng)連接CPLD的10端口和TD0管腳;74CBTLV3257忍片的4B1管腳和4B2管腳為 4A管腳對應(yīng)的兩個數(shù)據(jù)輸出端，分別對應(yīng)連接CPLD的10端口和TD0管腳;74CBTLV3257忍片 的。方端接低電平，74CBTLV3257忍片的S端即地址信號輸入端連接選擇開關(guān)，通過選擇開 關(guān)輸入高電平或低電平信號。4. 根據(jù)權(quán)利要求1所述的板級多忍片JTAG鏈互聯(lián)的結(jié)構(gòu)，其特征在于，所述選擇開關(guān)包 括N位開關(guān)，選擇開關(guān)的每位開關(guān)的一端通過電阻連接直流電源，另一端接地;選擇開關(guān)其 中1位開關(guān)的一端連接數(shù)據(jù)分配器的地址信號輸入端，通過選擇開關(guān)輸入高電平或低電平 信號至數(shù)據(jù)分配器的地址信號輸入端，控制數(shù)據(jù)分配器數(shù)據(jù)輸入端對應(yīng)的數(shù)據(jù)分配到相應(yīng) 的數(shù)據(jù)輸出端上;選擇開關(guān)的其他N-1位開關(guān)的一端分別連接CPLD的N-1個10端口，通過選 擇開關(guān)輸入高電平或低電平信號至CPLD的N-1個10端口。5. 根據(jù)權(quán)利要求4所述的板級多忍片JTAG鏈互聯(lián)的結(jié)構(gòu)，其特征在于，所述選擇開關(guān)為 撥碼開關(guān)。6. 根據(jù)權(quán)利要求4或5所述的板級多忍片JTAG鏈互聯(lián)的結(jié)構(gòu)，其特征在于，所述N為5，即 所述選擇開關(guān)包括5位開關(guān)，其中1位開關(guān)的一端連接數(shù)據(jù)分配器的地址信號輸入端，其他4 位開關(guān)的一端分別連接CPLD的4個10端口。7. -種基于權(quán)利要求1所述板級多忍片JTAG鏈互聯(lián)的結(jié)構(gòu)實現(xiàn)的板級多忍片JTAG鏈互 聯(lián)的方法，其特征在于，步驟如下： 51、 控制選擇開關(guān)輸入至數(shù)據(jù)分配器地址信號輸入端的電平信號，JTAG接頭的TMS管 腳、TCK管腳、TDI管腳和TD0管腳通過數(shù)據(jù)分配器分別對應(yīng)與CPLD的TMS管腳、TCK管腳、TDI 管腳和TD0管腳接通，JTAG接頭上的信號通過多路分配器接入到CPLD的JTAG接口上； 52、 通過JTAG接頭對CPLD進行編程下載操作，C化D通過JTAG接口下載預(yù)編制好的邏輯 程序； 53、 控制選擇開關(guān)輸入至數(shù)據(jù)分配器地址信號輸入端的電平信號，JTAG接頭的TMS管 腳、TCK管腳、TDI管腳和TD0管腳通過數(shù)據(jù)分配器分別對應(yīng)與CPLD的10端口接通；同時控制 選擇開關(guān)輸入至CPLD的10端口上的電平信號，C化D根據(jù)選擇開關(guān)輸入至其10端口的電平信 號控制相應(yīng)JTAG器件串入到JTAG鏈上； 54、 JTAG接頭通過多路分配器將TMS信號、TCK信號和TDI信號分布接入到CPLD對應(yīng)10端 口上，通過CPLD內(nèi)部邏輯控制JTAG接頭輸入至CPLD對應(yīng)10端口的TMS信號分別傳送至串入 到JTAG鏈的各JTAG器件的TMS管腳上;C化D通過內(nèi)部邏輯控制JTAG接頭輸入至CPLD對應(yīng)10 端口的TCK信號分別傳送至串入到JTAG鏈的各JTAG器件的TCK管腳上;通過CPLD內(nèi)部邏輯控 制JTAG接頭輸入至CPLD對應(yīng)10端口的TDI信號傳送至串入到JTAG鏈的第一個JTAG器件的 TDI管腳上，并且通過CPLD內(nèi)部邏輯控制JTAG鏈上前一個JTAG器件的TD0管腳輸出的信號傳 送至后一個JTAG器件的TDI管腳上，最后通過CPLD內(nèi)部邏輯控制最后一個JTAG器件的TD0管 腳輸出的信號通過CPLD對應(yīng)10端口和數(shù)據(jù)分配器傳送至JTAG接頭的TD0管腳。8. 根據(jù)權(quán)利要求7所述的板級多忍片JTAG鏈互聯(lián)的方法，其特征在于，所述步驟S1中控 制選擇開關(guān)輸入至數(shù)據(jù)分配器地址信號輸入端的電平信號為低電平信號時，JTAG接頭的 TMS管腳、TCK管腳、TDI管腳和TD0管腳通過數(shù)據(jù)分配器分別對應(yīng)與CPLD的TMS管腳、TCK管 腳、TDI管腳和TD0管腳接通;所述步驟S3中控制選擇開關(guān)輸入至數(shù)據(jù)分配器地址信號輸入 端的電平信號為高電平信號時，JTAG接頭的TMS管腳、TCK管腳、TDI管腳和TD0管腳通過數(shù)據(jù) 分配器分別對應(yīng)與CPLD的10端口接通； 或者所述步驟S1中控制選擇開關(guān)輸入至數(shù)據(jù)分配器地址信號輸入端的電平信號為高 電平信號時，JTAG接頭的TMS管腳、TCK管腳、TDI管腳和TD0管腳通過數(shù)據(jù)分配器分別對應(yīng)與 CPLD的TMS管腳、TCK管腳、TDI管腳和TD0管腳接通;所述步驟S3中控制選擇開關(guān)輸入至數(shù)據(jù) 分配器地址信號輸入端的電平信號為低電平信號時，JTAG接頭的TMS管腳、TCK管腳、TDI管 腳和TD0管腳通過數(shù)據(jù)分配器分別對應(yīng)與CPLD的10端口接通。9. 根據(jù)權(quán)利要求7或8所述的板級多忍片JTAG鏈互聯(lián)的方法，其特征在于，選擇開關(guān)包 括N位開關(guān)，選擇開關(guān)的每位開關(guān)的一端通過電阻連接直流電源，另一端接地;選擇開關(guān)其 中一位開關(guān)的一端連接數(shù)據(jù)分配器的地址信號輸入端，通過選擇開關(guān)輸入高電平或低電平 信號至數(shù)據(jù)分配器的地址信號輸入端；選擇開關(guān)的其他N-1位開關(guān)的一端分別對應(yīng)連接 CPLD的N-1個10端口，通過選擇開關(guān)輸入高電平或低電平信號至CPLD的10端口，通過N-1位 開關(guān)輸入至CPLD的N-1個10端口上的電平信號，控制相應(yīng)的JTAG器件串入至IjJTAG鏈上。10.根據(jù)權(quán)利要求9所述的板級多忍片JTAG鏈互聯(lián)的方法，其特征在于，所述選擇開關(guān) 的位數(shù)N為5。
【專利摘要】本發(fā)明公開了一種板級多芯片JTAG鏈互聯(lián)的結(jié)構(gòu)及方法，包括JTAG接頭、JTAG器件、復(fù)雜可編程邏輯器件CPLD、數(shù)據(jù)分配器和選擇開關(guān)；JTAG接頭的TMS管腳、TCK管腳、TDI管腳和TDO管腳通過數(shù)據(jù)分配器分別連接CPLD的JTAG接口和IO端口。數(shù)據(jù)分配器地址信號輸入端和CPLD的IO端口分別連接有選擇開關(guān)；JTAG器件TMS管腳、TCK管腳、TDI管腳和TDO管腳分別連接CPLD的IO端口。本發(fā)明采用CPLD對單板上具有JTAG接口的芯片進行互聯(lián)，不僅實現(xiàn)了JTAG成鏈的功能，可以方便地對JTAG鏈上不同器件進行成鏈組合。具有硬件設(shè)計簡單、靈活性高的優(yōu)點，可大大方便測試和生產(chǎn)維護需求。
【IPC分類】G01R31/317
【公開號】CN105548863
【申請?zhí)枴緾N201511022512
【發(fā)明人】林偉松
【申請人】廣州慧睿思通信息科技有限公司
【公開日】2016年5月4日
【申請日】2015年12月29日