負極;穩(wěn)壓二極管D22的正極連接穩(wěn)壓二極管Z21的正極;穩(wěn)壓二極管Z21的負極連接耦合變壓器Tl輸入側(cè)的第二端;耦合變壓器TI輸出側(cè)的第二側(cè)連接電容C310的一端；電容C310的另一端和耦合變壓器TI輸出側(cè)的第一側(cè)耦合到EURIDIS總線上。
[0024]三極管Q21的集電極連接電容C21的一端；電容C21的另一端連接電阻R23的一端；電阻R23的另一端連接第一比較器的輸入端;第一比較器的輸出端連接二極管Dl的正極;二極管Dl的負極連接第二比較器的輸入端;第二比較器的輸出端連接CPU模塊。
[0025]第一比較器包括運放0P1A、電容C11、電容C10、電阻R12、電阻R14、電阻R15、電阻R13，電阻R23的另一端連接電容Cll一端、電容ClO—端、電阻R12的一端；運放OPlA的負輸入端分別連接電容Cll另一端、電阻R13的一端;運放OPlA的正輸入端分別連接電阻R14的一端和電阻R15的一端;運放OPlA的輸出端連接電阻R13的另一端、電容ClO的另一端和二極管Dl的正極；電阻R14的另一端連接電源；電阻R15的另一端連接電阻R12的另一端；電阻R15另一端接地。
[0026]第二比較器包括運放0P1B、電容C12、電阻R16、電阻R17、電阻R18、電阻R19、電阻RlA;運放OPIB的負輸入端連接二極管DI的負極;運放OPIB的正輸入端連接電阻Rl 7的一端、電阻R18的一端、電阻R19的一端；電阻R17的另一端連接電源;運放OPlB的輸出端連接電阻19的另一端、電阻RlA的一端、CPU模塊;電阻RlA的另一端連接電容Cl3的一端；電容Cl3的另一端連接電源；電阻R18的另一端、電阻RlA的另一端分別接地。
[0027]具體運行原理如下:
發(fā)送數(shù)據(jù)功能的實現(xiàn):50KHz的載波信號同CPU的TXDO信號，經(jīng)過UlC這個與非門疊加。疊加后的信號與CPU的控制信號P/T相與后，再經(jīng)過限流電阻R20和保護二極管D20，送信號到三極管Q20的基極。經(jīng)過Q20，Q21，Q23三個三極管組成的放大電路把信號送到耦合變壓器的一端，通過Tl的隔離耦合作用，耦合到EURIDIS的總線上。這樣實現(xiàn)了信號的發(fā)送。Z21，D21實現(xiàn)了對電路的浪涌保護。
[0028]接收數(shù)據(jù)功能的實現(xiàn):當(dāng)EUDIDIS總線上的數(shù)據(jù)通過Tl耦合到Tl的另外一端。信號通過021，1?23到達運放0?14的2腳。經(jīng)過電容(:11，電阻1?12，1?14，1?15，1?13和運放0?^組成的比較器，檢測出有用的信號。有用的信號經(jīng)過Dl 二極管后，再通過OPlB運放同電阻R17，R18，R19，R1A組成的第二個比較器，檢測出有用的高低電平信號，到達CPU的RXDO接收腳。接收EURIDIS總線上的數(shù)據(jù)得以實現(xiàn)。
[0029]可見，本發(fā)明設(shè)計了一個支持EURIDIS通訊協(xié)議的調(diào)制解調(diào)器，實現(xiàn)可以通過抄讀設(shè)備來實現(xiàn)集成抄表的功能。它的技術(shù)方案主要在一個整體的解決方案。特別是在EURIDIS調(diào)制解調(diào)器的實現(xiàn)上。EURIDIS協(xié)議的信號，通過50KHZ的載波進行傳輸。50kHz載波的信號幅值調(diào)制(ASM)。通過雙向的EURIDIS數(shù)據(jù)總線，可以組成一個有100多個電表的系統(tǒng)集成抄表系統(tǒng)。采用EURIDIS通訊模塊的電表后，可以實現(xiàn)系統(tǒng)的集成。最多可以抄讀100多個電表的電量數(shù)據(jù)。實現(xiàn)了電表的智能化管理。其對計量儀表和應(yīng)用系統(tǒng)本身所需資源要求不高，制造開發(fā)成本低;應(yīng)用系統(tǒng)初期開發(fā)簡單且成本低；易于學(xué)習(xí)和掌握;并實現(xiàn)即插即用。
[0030]以上顯示和描述了本發(fā)明的基本原理、主要特征和優(yōu)點。本行業(yè)的技術(shù)人員應(yīng)該了解，上述實施例不以任何形式限制本發(fā)明，凡采用等同替換或等效變換的方式所獲得的技術(shù)方案，均落在本發(fā)明的保護范圍內(nèi)。
【主權(quán)項】
1.一種三相電表，其特征在于，包括:A路計量模塊、B路計量模塊、C路計量模塊、CPU模塊、EURIDIS調(diào)制解調(diào)器，所述CPU模塊分別連接A路計量模塊、B路計量模塊、C路計量模塊。2.根據(jù)權(quán)利要求1所述的一種三相電表，其特征在于，A路計量模塊與A相連接，獲取A相的電壓和電流;B路計量模塊與B相連接，獲取B相的電壓和電流;C路計量模塊與C相連接，獲取C相的電壓和電流。3.根據(jù)權(quán)利要求2所述的一種三相電表，其特征在于，還包括電源模塊，所述電源模塊分別連接A路計量模塊、B路計量模塊、C路計量模塊、CPU模塊。4.根據(jù)權(quán)利要求3所述的一種三相電表，其特征在于，還包括LED顯示模塊、掉電檢測電路模塊、存儲模塊，所述CHJ模塊分別連接LED顯示模塊、掉電檢測電路模塊、存儲模塊。5.根據(jù)權(quán)利要求4所述的一種三相電表，其特征在于，所述存儲模塊為鐵電芯片和EEPROM06.根據(jù)權(quán)利要求1至5任一項所述的一種三相電表，其特征在于，EURIDIS調(diào)制解調(diào)器包括:與非門U1C、與非門U1B、電阻R20、二極管D20、三極管Q20、第一放大電路、耦合電路，與非門UlC輸入端輸入載波信號和CPU模塊的TXDO信號，與非門UlC輸出端和與非門UlB的一個輸入端連接，與非門UlB的另一個輸入端輸入CPU模塊的R/T控制信號，與非門UlB的輸出端分別連接電阻R20的一端和保護二極管D20的負極，電阻R20的另一端和保護二極管D20的正極連接到第一放大電路的輸入端，第一放大電路的輸出端連接到耦合電路的輸入端，耦合電路的輸出端耦合到EURIDIS總線。7.根據(jù)權(quán)利要求6所述的一種三相電表，其特征在于，所述第一放大電路包括NPN型三極管Q20、NPN型三極管Q21、PNP型三極管Q22;所述耦合電路包括耦合變壓器Tl;所述電阻R20的另一端和保護二極管D20的正極連接到三極管Q20的基極;三極管Q20的集電極連接電阻R21的一端;三極管Q20的發(fā)射極分別連接三極管Q21的基極和電阻R22的一端;三極管Q22的發(fā)射極連接電阻R21的另一端和供電源;三極管Q22的集電極連接到耦合變壓器TI輸入側(cè)的第一端;三極管Q21的發(fā)射極連接電阻R55的一端；電阻R55的另一端和電阻R22的另一端接地;三極管Q21的集電極連接到耦合變壓器Tl輸入側(cè)的第二端；；耦合變壓器Tl輸入側(cè)的第一端連接穩(wěn)壓二極管D22的負極;穩(wěn)壓二極管D22的正極連接穩(wěn)壓二極管Z21的正極;穩(wěn)壓二極管Z21的負極連接耦合變壓器TI輸入側(cè)的第二端;耦合變壓器Tl輸出側(cè)的第二側(cè)連接電容C310的一端；電容C310的另一端和耦合變壓器Tl輸出側(cè)的第一側(cè)耦合到EURIDIS總線上。8.根據(jù)權(quán)利要求7所述的一種三相電表，其特征在于，所述三極管Q21的集電極連接電容C21的一端；電容C21的另一端連接電阻R23的一端；電阻R23的另一端連接第一比較器的輸入端;第一比較器的輸出端連接二極管Dl的正極;二極管Dl的負極連接第二比較器的輸入端;第二比較器的輸出端連接(PU模塊。9.根據(jù)權(quán)利要求8所述的一種三相電表，其特征在于，所述第一比較器包括運放0P1A、電容(:11、電容(:10、電阻1?12、電阻1?14、電阻1?15、電阻1?13，電阻1?23的另一端連接電容(:11一端、電容ClO—端、電阻R12的一端；運放OPlA的負輸入端分別連接電容Cll另一端、電阻R13的一端;運放OPlA的正輸入端分別連接電阻Rl 4的一端和電阻Rl 5的一端;運放OPl A的輸出端連接電阻R13的另一端、電容ClO的另一端和二極管Dl的正極；電阻R14的另一端連接電源；電阻R15的另一端連接電阻R12的另一端；電阻R15另一端接地。10.根據(jù)權(quán)利要求9所述的一種三相電表，其特征在于，所述第二比較器包括運放0P1B、電容C12、電阻R16、電阻R17、電阻R18、電阻R19、電阻RlA;運放OPlB的負輸入端連接二極管Dl的負極;運放OPlB的正輸入端連接電阻R17的一端、電阻R18的一端、電阻R19的一端；電阻R17的另一端連接電源;運放OPIB的輸出端連接電阻19的另一端、電阻RIA的一端、CPU模塊；電阻RlA的另一端連接電容Cl3的一端;電容Cl3的另一端連接電源；電阻Rl8的另一端、電阻RlA的另一端分別接地。
【專利摘要】本發(fā)明公開了一種三相電表，其特征在于，包括：A路計量模塊、B路計量模塊、C路計量模塊、CPU模塊、EURIDIS調(diào)制解調(diào)器，所述CPU模塊分別連接A路計量模塊、B路計量模塊、C路計量模塊。本發(fā)明的一種三相電表對計量儀表和應(yīng)用系統(tǒng)本身所需資源要求不高，制造開發(fā)成本低；應(yīng)用系統(tǒng)初期開發(fā)簡單且成本低；易于學(xué)習(xí)和掌握；并實現(xiàn)即插即用。
【IPC分類】G01R22/06
【公開號】CN105548683
【申請?zhí)枴緾N201510922158
【發(fā)明人】徐京生, 傅健
【申請人】華立科技股份有限公司
【公開日】2016年5月4日
【申請日】2015年12月11日