一種用于局放儀的雙阻抗回路干擾抑制裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電氣設(shè)備局部放電檢測(cè)技術(shù)領(lǐng)域；具體涉及一種用于局放儀的雙阻抗回路干擾抑制裝置。
【背景技術(shù)】
[0002]眾所周知，電氣設(shè)備在運(yùn)行中其絕緣部件受到電、熱、機(jī)械、不良環(huán)境等各種因素的影響，絕緣性能會(huì)逐漸劣化，以致設(shè)備絕緣方面出現(xiàn)缺陷，引起設(shè)備故障。而絕緣檢測(cè)和診斷技術(shù)可以在電氣設(shè)備絕緣部件出現(xiàn)問(wèn)題的早期發(fā)現(xiàn)故障；特別是局部放電測(cè)試技術(shù)作為一種非破壞性的測(cè)試技術(shù)，被人們廣泛運(yùn)用。精準(zhǔn)而便捷的局部放電測(cè)試系統(tǒng)對(duì)保證高壓電器產(chǎn)品質(zhì)量和電力系統(tǒng)的安全運(yùn)行非常重要；現(xiàn)有技術(shù)中的局部放電測(cè)試系統(tǒng)產(chǎn)品繁雜多樣，檢測(cè)原理也有多種，以目前最為常見的基于脈沖電流法進(jìn)行測(cè)量的局部放電測(cè)試系統(tǒng)為例，其主體結(jié)構(gòu)均與附圖1中所示的結(jié)構(gòu)相似，進(jìn)一步結(jié)合附圖1，現(xiàn)有技術(shù)中的局部放電測(cè)試系統(tǒng)主要包括無(wú)局放電源01、升壓變壓器02、保護(hù)阻抗03、耦合電容04、測(cè)量阻抗05、局放儀06和嵌入式數(shù)據(jù)處理與控制中心07 ;所述的無(wú)局放電源01、升壓變壓器02、保護(hù)阻抗03、耦合電容04、測(cè)量阻抗05和局放儀06依次電連接；所述的嵌入式數(shù)據(jù)處理與控制中心07分別與無(wú)局放電源01、升壓變壓器02和局放儀06電連接。
[0003]進(jìn)一步結(jié)合附圖2，現(xiàn)有技術(shù)中的局部放電測(cè)試系統(tǒng)在測(cè)試電氣設(shè)備的絕緣性能時(shí)，在檢測(cè)回路中雖然通過(guò)濾波器的作用濾除了與被檢測(cè)信號(hào)不同頻段的干擾信號(hào)，但是仍然存在與被檢測(cè)信號(hào)相同頻段的干擾電流If2。接受檢測(cè)的電氣設(shè)備在檢測(cè)回路中等效于Cx，所述的測(cè)量阻抗即附圖2中的Zm，實(shí)際測(cè)得的局放電流I = V/Zm = IF2+Ix，而我們所需要的只是Ix，實(shí)測(cè)電流I中的If2是干擾信號(hào)，實(shí)踐表明，上述的干擾信號(hào)IF2的存在對(duì)測(cè)試結(jié)果的影響比較大，致使信號(hào)的信噪比低，整個(gè)測(cè)試系統(tǒng)的測(cè)試精度不高。
[0004]綜上所述，目前急需要一種能夠抗干擾的局部放電測(cè)試系統(tǒng)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明要解決的技術(shù)問(wèn)題是，提供一種能夠抗干擾局部放電測(cè)試系統(tǒng)。
[0006]為解決上述技術(shù)問(wèn)題，本發(fā)明提出一種用于局放儀的雙阻抗回路干擾抑制裝置:
[0007]電源模塊，用于為測(cè)試裝置提供電源；
[0008]干擾抑制電路，用于抑制電路中的干擾信號(hào)，包括第一測(cè)試回路和第二測(cè)試回路；
[0009]第一測(cè)試回路，用于加載待測(cè)設(shè)備，產(chǎn)生放電電流；
[0010]第二測(cè)試回路，用于為放電電流提供一流通路徑；
[0011]所述干擾抑制電路用于抑制電路中的干擾信號(hào)；
[0012]所述第一測(cè)試回路中包括有第一測(cè)量阻抗，第二測(cè)試回路包括有第二測(cè)量阻抗，且兩者阻抗相等；
[0013]測(cè)量與控制模塊，用于測(cè)量局放電壓；以及
[0014]人機(jī)交互模塊，用于顯示測(cè)量結(jié)果以及提供交互功能。
[0015]優(yōu)選的，所述第一測(cè)試電路還包括:待測(cè)設(shè)備、以及用于連接待測(cè)設(shè)備的端子；
[0016]其中，待測(cè)設(shè)備通過(guò)端子連接到第一測(cè)試回路中，所述第一測(cè)量阻抗與待測(cè)設(shè)備串聯(lián);
[0017]所述第二測(cè)試回路還包括:耦合電容，所述第二測(cè)量阻抗與耦合電容串聯(lián)。
[0018]優(yōu)選的，所述第一測(cè)試回路中，待測(cè)設(shè)備連接端子的一端與第一測(cè)量阻抗電連接，形成第一連接點(diǎn)；所述第二測(cè)試回路中，所述耦合電容的一端與第二測(cè)量阻抗電連接，形成第二連接點(diǎn)；第一連接點(diǎn)和第二連接點(diǎn)分別連接至測(cè)量與控制模塊。
[0019]優(yōu)選的，所述的測(cè)量與控制模塊與人機(jī)交互模塊電連接；通過(guò)測(cè)量第一連接點(diǎn)和第二連接點(diǎn)之間的電壓，計(jì)算局放量。
[0020]優(yōu)選的，校準(zhǔn)脈沖發(fā)生器分別連接到第一測(cè)量阻抗的兩端，以及連接到采樣與控制電路。
[0021]優(yōu)選的，所述的全數(shù)字無(wú)局放高壓電源的頻率范圍為O?400Hz。。
[0022]優(yōu)選的，所述的電源模塊為一體式結(jié)構(gòu)，電源模塊內(nèi)包括全數(shù)字無(wú)局放高壓電源、保護(hù)阻抗和校準(zhǔn)脈沖發(fā)生器；所述的全數(shù)字無(wú)局放高壓電源經(jīng)保護(hù)阻抗后對(duì)外輸出電能；所述的校準(zhǔn)脈沖發(fā)生器分別連接到第一測(cè)量阻抗和測(cè)量與控制模塊。由于現(xiàn)有技術(shù)中的測(cè)試系統(tǒng)所采用的電源模塊包括有體積和重量均相當(dāng)龐大的升壓變壓器，使得整個(gè)系統(tǒng)體積和重量都很龐大，設(shè)備的移動(dòng)與維護(hù)操作復(fù)雜。本發(fā)明采用全數(shù)字無(wú)局放高壓電源取代了體積和重量都很龐大升壓變壓器，使整個(gè)測(cè)試系統(tǒng)的體積和重量得到大幅度下降，測(cè)試系統(tǒng)的移動(dòng)與維護(hù)操作變得更加簡(jiǎn)單。
[0023]優(yōu)選的，所述的測(cè)量與控制模塊為一體式結(jié)構(gòu)，測(cè)量與控制模塊內(nèi)包括采樣與控制電路、第一濾波器和第二濾波器；所述第一濾波器連接到所述第一連接點(diǎn)；所述第二連接器連接到所述第二連接點(diǎn)。該結(jié)構(gòu)進(jìn)一步優(yōu)化了整個(gè)測(cè)試系統(tǒng)的結(jié)構(gòu)，使得各部件盡可能的組合在一起形成模塊，讓測(cè)試系統(tǒng)的安裝與維護(hù)更方便。
[0024]優(yōu)選的，校準(zhǔn)脈沖發(fā)生器分別連接到第一測(cè)量阻抗的兩端，以及連接到采樣與控制電路。
[0025]作為優(yōu)選，所述的人機(jī)交互模塊為PC機(jī)。由于現(xiàn)有技術(shù)中的測(cè)試系統(tǒng)所采用的人機(jī)交互模塊仍然是嵌入式數(shù)據(jù)處理系統(tǒng)，這種系統(tǒng)存在產(chǎn)品集成度低，功能簡(jiǎn)單，用戶在使用過(guò)程中相關(guān)的設(shè)置與調(diào)試操作復(fù)雜的不足之處，經(jīng)過(guò)反復(fù)嘗試與比較發(fā)現(xiàn)，本發(fā)明直接采用帶有窗口化操作系統(tǒng)的PC機(jī)作為人機(jī)交互模塊，因?yàn)镻C機(jī)具有強(qiáng)大的處理器，窗口化的人機(jī)交互也更加直觀，同時(shí)PC機(jī)還具備有強(qiáng)度的數(shù)據(jù)后續(xù)處理功能，如果直接進(jìn)行數(shù)據(jù)分析，制作圖表，演示文稿等，綜上所述，本優(yōu)選項(xiàng)大大提高了產(chǎn)品的集成度，產(chǎn)品功能也更加豐富，用戶在使用過(guò)程中相關(guān)的設(shè)置與調(diào)試操作更加簡(jiǎn)單明了。
[0026]作為優(yōu)選，所述的PC機(jī)采用的是Windows操作系統(tǒng)。Windows操作系統(tǒng)有非常強(qiáng)大的用戶基礎(chǔ)，用戶基本上不需要進(jìn)行額外的培訓(xùn)即可上手，所以采用Windows操作系統(tǒng)的測(cè)試系統(tǒng)通用性更優(yōu)。
[0027]作為進(jìn)一步優(yōu)選，所述的全數(shù)字無(wú)局放高壓電源的頻率范圍為O?400HZ?，F(xiàn)有技術(shù)中的電源所能覆蓋的頻率相當(dāng)窄，對(duì)待測(cè)設(shè)備的適用性差，因此本發(fā)明創(chuàng)造性的采用數(shù)字電源并將電源的頻率優(yōu)化為O?400HZ，該頻率范圍基本上可以適用各種待測(cè)設(shè)備。
[0028]根據(jù)本發(fā)明的另一方面，提供一種利用上述裝置進(jìn)行局部放電測(cè)試的方法，其特征在于，所述方法包括:局放信號(hào)同頻帶的內(nèi)干擾if分別流經(jīng)第一測(cè)試回路和第二測(cè)試回路，所述第一測(cè)試回路中待測(cè)設(shè)備等效電容為Cx，所述第二測(cè)試回路中耦合電容為Ck;局放電流ix經(jīng)待測(cè)設(shè)備等效電容C x、耦合電容Ck以及第一測(cè)量阻抗Z 和第二測(cè)量阻抗Z ?2，分別在第一測(cè)量阻抗和第二測(cè)量阻抗上產(chǎn)生壓降Vxl和V x2，其中:測(cè)量阻抗Zni則記為第一測(cè)量阻抗和第二測(cè)量阻抗之和；經(jīng)濾波放大信號(hào)處理，A/D采樣上傳到PC或其它數(shù)據(jù)處理系統(tǒng)處理，由PC機(jī)根據(jù)預(yù)設(shè)的計(jì)算公式計(jì)算出局放量。
[0029]更優(yōu)的:局放量的具體的計(jì)算公式如下:局放量Vx大小與i x成正比:
[0030]Vx= Vx2-Vxl
[0031]進(jìn)一步得
[0032]vx= zn[2ix+(if2-1fl)]，
[0033]干擾電流為(if2-1fl)，其中，、表示流過(guò)待測(cè)設(shè)備的干擾電流分量，i。表示流過(guò)耦合電容的干擾電流分量，干擾電流受到了有效抑制。
[0034]更優(yōu)的:待測(cè)設(shè)備連接端子所在回路上的第一測(cè)量阻抗流過(guò)的干擾電流與耦合電容所在回路上的第二測(cè)量阻抗流過(guò)的干擾電流的方向相反，干擾電流相互抵消一部分。
[0035]此外，本發(fā)明揭示了一種局放測(cè)試系統(tǒng)，包括所述雙阻抗回路干擾抑制裝置。
[0036]采用上述技術(shù)方案后，本發(fā)明具有如下有益效果:本發(fā)明創(chuàng)造性的將現(xiàn)有技術(shù)中的單阻抗單回路測(cè)量系統(tǒng)，改進(jìn)為雙阻抗雙回路測(cè)量系統(tǒng)，在測(cè)試過(guò)程中，待測(cè)設(shè)備連接端子所在回路上的測(cè)量阻抗產(chǎn)生的干擾電流與耦合電容所在回路上的測(cè)量阻抗產(chǎn)生的干擾電流的方向相反，干擾電流相互抵消了一部分，得到有效的抑制，同時(shí)雙阻抗測(cè)量回路的設(shè)計(jì)，使得該發(fā)明系統(tǒng)所測(cè)試到的局放電壓信號(hào)是現(xiàn)有技術(shù)中單阻抗回路的電壓信號(hào)的2倍，即有效信號(hào)被放大，干擾信號(hào)被抑制，自然整個(gè)測(cè)量系統(tǒng)的信噪比大大提高，測(cè)量精度也更高。
【附圖說(shuō)明】
[0037]圖1是現(xiàn)有技術(shù)中局部放電測(cè)試系統(tǒng)的結(jié)構(gòu)方框示意簡(jiǎn)圖；
[0038]圖2是現(xiàn)有技術(shù)中局部放電測(cè)試系統(tǒng)的基本測(cè)試回路示意圖；
[0039]圖3是本發(fā)明雙阻抗回路干擾抑制裝置的結(jié)構(gòu)方框示意圖；
[0040]圖4是本發(fā)明雙阻抗回路干擾抑制裝置的基本測(cè)試回路示意圖。
[0041]如圖1、2所示:現(xiàn)有技術(shù)中:01、無(wú)局放電源，02、升壓變壓器，03、保護(hù)阻抗，04、耦合電容，05、測(cè)量阻抗，06、局放儀，07、嵌入式數(shù)據(jù)處理與控制中心。
[0042]如圖3、4所示，本發(fā)明中:1、電源模塊，2、第一測(cè)量阻抗，3、第二測(cè)量阻抗，4、耦合電容，5、待測(cè)設(shè)備連接端子，6、測(cè)量與控制模塊，7、PC機(jī)，8、全數(shù)字無(wú)局放高壓電源，9、保護(hù)阻抗，10、校準(zhǔn)脈沖發(fā)生器，11、采樣與控制電路，12、第一濾波器，13、第二濾波器，14、待測(cè)設(shè)備。
【具體實(shí)施方式】
[0043]下面結(jié)合附圖1至4對(duì)本發(fā)明做進(jìn)一步的詳細(xì)說(shuō)明。
[0044]結(jié)合附圖3和附圖4，一種用于局放儀的雙阻抗回路干擾抑