一種嵌入式定浮點多波束測深聲納信號采集與處理平臺的制作方法
【技術領域】
[0001]本發(fā)明涉及一種嵌入式定浮點多波束測深聲納信號采集與處理平臺。
【背景技術】
[0002]多波束探測技術是近些年國際上公認的適用范圍最廣的海底地形地貌探測技術之一，在探測海底地形地貌的很多個領域，如調(diào)查海洋資源、測量航道、研究海洋環(huán)境、觀測水下地形、觀測水下建筑物等，都取得了廣泛的應用。目前水聲信號處理的理論已經(jīng)逐漸形成了較為成熟的體系，隨著各種算法的迅速發(fā)展，對信號處理系統(tǒng)也提出了更高的要求。新型多波束測深算法需要進行大量的定點、浮點混合運算，這也對信號處理板提出了更新的要求。更高的處理速度、更快的接口傳輸以及嵌入式的設計方式都是現(xiàn)階段的研究熱點。新型多波束測深聲納對信號處理系統(tǒng)提出的要求是低功耗、高效率、小型化、嵌入化，而市面上現(xiàn)有的商業(yè)處理系統(tǒng)不能很好地契合要求，尤其是現(xiàn)有的商業(yè)信號采集板采集路數(shù)較少、精度較低，不能滿足多波束測深系統(tǒng)幾十甚至上百路模擬信號的采集需求。而且，現(xiàn)有的商業(yè)信號處理板采用的處理器結構單一，不能很好的適應多波束測深算法中復雜的定浮點混合運算，致使算法運算效率受到了極大地限制。
[0003]現(xiàn)有多波束測深系統(tǒng)多數(shù)采用信號采集板與信號處理板分置的形式，并且多片處理器布置在一塊電路板上的形式，這種電路形式下的處理器不能夠進行單獨的調(diào)試，并且一旦某片處理器出現(xiàn)故障，需要面臨信號處理系統(tǒng)的整體調(diào)試維修，這也提高了系統(tǒng)維護的難度。隨著新型處理器的不斷出現(xiàn)，多波束測深聲納的信號采集處理系統(tǒng)也面臨著不斷升級，這時上述的電路結構的缺點便暴露出來，采用新的處理器將需要重新繪制整塊電路板，這也加大了系統(tǒng)升級換代的開發(fā)成本，阻礙了多波束測深技術的進一步提高。所以，本發(fā)明提出了一種信號采集底板嵌入信號處理板的處理平臺工作模式，將兩塊電路板合成一塊電路板，使原本分立的信號采集板與信號處理板有機的嵌入在一起，在節(jié)省機箱空間的同時也抑制了因板間信號傳輸所引入的噪聲干擾，為多波束系統(tǒng)的升級、優(yōu)化就提供了極大地便利。信號采集底板配合信號處理板的處理平臺能夠將多波束測深系統(tǒng)的信號調(diào)理、采集、處理、傳輸?shù)炔糠纸y(tǒng)一結合起來，滿足新一代多波束測深聲納的系統(tǒng)需求。
【發(fā)明內(nèi)容】
[0004]本發(fā)明的目的是在于提供一種處理能力強大、功能齊全、調(diào)試簡易的嵌入式定浮點多波束測深聲納信號采集與處理平臺。
[0005]本發(fā)明的目的是這樣實現(xiàn)的:
[0006]—種嵌入式定浮點多波束測深聲納信號采集與處理平臺，由邏輯控制系統(tǒng)10、嵌入式算法處理系統(tǒng)A20、嵌入式算法處理系統(tǒng)B30、阻抗匹配電路40、信號調(diào)理與采集電路50、CPCI數(shù)據(jù)傳輸電路60、控制參數(shù)傳輸電路70、系統(tǒng)模擬電源80、系統(tǒng)數(shù)字電源90組成，換能器接收到的原始回波信號經(jīng)由CPCI數(shù)據(jù)傳輸電路60的自定義接口傳輸至信號調(diào)理與采集電路50，對原始信號進行信號調(diào)理，由邏輯控制系統(tǒng)10控制采樣時序完成信號的采集過程，采集到的數(shù)據(jù)傳輸至邏輯控制系統(tǒng)10進行多波束測深算法的正交變換、數(shù)字濾波、波束形成預處理過程，在采樣間隔內(nèi)經(jīng)阻抗匹配電路40傳輸至嵌入式算法處理系統(tǒng)A20、嵌入式算法處理系統(tǒng)B30，進行多波束測深算法實時處理，算法參數(shù)命令由控制參數(shù)傳輸電路70進行傳遞，算法處理后的數(shù)據(jù)回傳給邏輯控制系統(tǒng)10，經(jīng)CPCI數(shù)據(jù)傳輸電路60上傳至上位機，系統(tǒng)所需電源由系統(tǒng)模擬電源80和系統(tǒng)數(shù)字電源90分別供給。
[0007]系統(tǒng)模擬電源與系統(tǒng)數(shù)字電源獨立設計，原始電源均由CPCI數(shù)據(jù)傳輸電路通過自定義CPCI接口區(qū)供給；系統(tǒng)模擬電源使用低噪聲模擬電壓芯片，系統(tǒng)數(shù)字電源使用專用低壓線性穩(wěn)壓器，系統(tǒng)模擬電源與系統(tǒng)數(shù)字電源間進行了電源隔離。
[0008]邏輯控制系統(tǒng)采用FPGA芯片，控制平臺所利用到的數(shù)字電路時序；邏輯控制系統(tǒng)將信號調(diào)理與采集電路采集到的原始信號進行算法預處理，經(jīng)阻抗匹配電路對高速數(shù)字信號進行阻抗匹配后，在采樣間隔內(nèi)傳遞至嵌入式算法處理系統(tǒng)A與嵌入式算法處理系統(tǒng)B，進行多波束測深算法實時處理，嵌入式算法處理系統(tǒng)A與嵌入式算法處理系統(tǒng)B自適應定點、浮點運算，配合邏輯控制系統(tǒng)預處理結果在信號采樣間隔內(nèi)完成多波束測深數(shù)據(jù)的實時解算。
[0009]由邏輯控制系統(tǒng)控制信號調(diào)理與采集電路對模擬信號進行放大、濾波調(diào)理過程，按照帶通采樣原理并行采集多路多波束聲納回波信號，采集到的原始信號以及經(jīng)算法處理后的多波束測深數(shù)據(jù)，經(jīng)CPCI數(shù)據(jù)傳輸電路傳輸至上位機保存，平臺工作的控制參數(shù)由上位機通過控制參數(shù)傳輸電路，傳輸至邏輯控制系統(tǒng)。
[0010]嵌入式算法處理系統(tǒng)A和嵌入式算法處理系統(tǒng)B經(jīng)阻抗匹配電路連接至邏輯控制系統(tǒng)，使用uPP接口配合FPGA內(nèi)部建立的FIFO緩沖機制。
[0011]嵌入式算法處理系統(tǒng)A20和嵌入式算法處理系統(tǒng)B30配合邏輯控制系統(tǒng)10進行外設功能配置，嵌入式算法處理系統(tǒng)A20和嵌入式算法處理系統(tǒng)B30之間可通過uPP接口、EMIF接口或SPI接口進行數(shù)據(jù)交互，傳輸方式由邏輯控制系統(tǒng)10按照傳輸數(shù)據(jù)量大小進行分配。
[0012]本發(fā)明的優(yōu)點是:
[0013]1、針對現(xiàn)有多波束測深系統(tǒng)中多片處理器布置在一塊電路板上靈活性差、調(diào)試困難的不足，設計了能夠脫離底板單獨供電、運行、調(diào)試的嵌入式算法處理系統(tǒng)。提出了一種信號采集底板嵌入信號處理板的處理平臺工作模式，將兩塊電路板合成一塊電路板，使原本分立的信號采集板與信號處理板有機的嵌入在一起，在節(jié)省機箱空間的同時也抑制了因板間信號傳輸所引入的噪聲干擾，為多波束系統(tǒng)的升級、優(yōu)化就提供了極大地便利。
[0014]2、本設計中采用的嵌入式算法處理系統(tǒng)采用的是一種新型定/浮點處理器，內(nèi)核耦合了 TI公司實現(xiàn)更高系統(tǒng)性能的C64x+內(nèi)核(定點運算)和精度高、動態(tài)范圍大的C67x+內(nèi)核(浮點運算)，配合設計中的高速數(shù)據(jù)存儲器mDDR，信號處理能力和數(shù)據(jù)吞吐率均較現(xiàn)有多波束測深系統(tǒng)有顯著增強。設計兼顧定點與浮點運算，能夠較好地配合新型多波束測深算法復雜的定點、浮點混合運算的需求，處理靈活性顯著增加。使用uPP(通用并行)接口配合FPGA內(nèi)部建立的FIFO(先入先出)緩沖機制進行高速核間數(shù)據(jù)傳輸，確保數(shù)據(jù)傳輸連續(xù)、穩(wěn)定。
[0015]3、本設計中核心控制系統(tǒng)采用了高端的FPGA器件，不同于現(xiàn)有商業(yè)采集板只具有單一的采集控制功能，本平臺設計的控制核心除滿足邏輯時需控制的要求外，還能夠利用IP核進行多波束測深數(shù)據(jù)的預處理，這也為后續(xù)的算法處理系統(tǒng)減輕了壓力，為平臺整體擴展了較為強大的信號處理能力。
[0016]4、此信號處理平臺體積小，功耗低，接口形式采用標準的CPCI插槽結構，滿足多波束測深聲納系統(tǒng)對信號處理板嵌入水下電子艙的要求。并且可以多塊處理板嵌入同一系統(tǒng)中，配合多波束測深算法進行并行式計算，大大的提高了系統(tǒng)的運算能力以及擴展靈活性。結合新型器件的特性，多數(shù)信號管腳采用功能復用模式，不需要工作的外設單獨采用休眠功能，能夠在節(jié)省體積的同時進一步降低系統(tǒng)功耗。
【附圖說明】
[0017]圖1信號采集與處理平臺系統(tǒng)結構框圖。
[0018]圖2邏輯控制系統(tǒng)與算法處理系統(tǒng)連接框圖。
[0019]圖3信號調(diào)理與采集電路框圖。
[0020]圖4嵌入式算法處理系統(tǒng)接口框圖。
[0021 ]圖5a邏輯控制系統(tǒng)WMT算法預處理結構圖。
[0022]圖5b邏輯控制系統(tǒng)MSA算法預處理結構圖。
[0023]圖6嵌入式算法處理系統(tǒng)算法流程圖。
【具體實施方式】
[0024]下面結合附圖對本發(fā)明進行詳細描述:
[0025]本發(fā)明涉及一種嵌入式定浮點多波束測深聲納信號采集與處理平臺，控制核心采用高速FPGA處理器芯片，完成數(shù)字電路的時序控制以及多波束測深聲納信號的緩存，利用IP核實時完成多波束測深數(shù)據(jù)的正交變換、數(shù)字濾波、波束形成等預處理過程，并且與DSP處理器進行高速數(shù)據(jù)傳輸。通過信號調(diào)理電路完成信號的濾波、放大等處理，使用多片ADC芯片，可并行完成多路回波信號的采集功能。使用定/浮點DSP處理器芯片，自適應定點或浮點運算，特別適合定浮點混合運算的復雜多波束測深算法，能夠高效的完成多波束測深數(shù)據(jù)的解算并將數(shù)據(jù)回傳給FPGA處理器芯片。使用專用PCI芯片，配合自定義CPCI接口，實現(xiàn)了數(shù)據(jù)的高速上傳。采用標準6U規(guī)格的CPCI電路板，方便嵌入各類標準型工業(yè)控制機箱，靈活性極強。由本發(fā)明可實現(xiàn)多波束測深聲納信號的調(diào)理、采集、緩存、預處理、傳輸?shù)裙δ?，實現(xiàn)多波束測深算法的實時解算，最終將采集到的原始數(shù)據(jù)以及測深結果上傳至上位機。
[0026]通過信號調(diào)理與采集電路(50)，將由CPCI (緊密型外部期間互連標準)數(shù)據(jù)傳輸電路出0)傳遞進入處理平臺的模擬回波信號進行固定增益放大、可變增益放大、信號濾波處理后，并行轉換成數(shù)字信號。由邏輯控制系統(tǒng)(10)完成相應數(shù)字器件的時序控制功能，同時利用內(nèi)部IP (知識產(chǎn)權)核完成信號的數(shù)字濾波、正交變換、波束形成等算法預處理。邏輯控制系統(tǒng)(10)將預處理后的數(shù)據(jù)通過阻抗匹配電路(40)，分別傳遞進入嵌入式算法處理系統(tǒng)A(20)和嵌入式算法處理系統(tǒng)B(30)完成不同的算法處理，同時嵌入式算法處理系統(tǒng)A(20)和嵌入式算法處理系統(tǒng)B (30)之間進行算法結果的交互。最終的計算結果以及