電感第一端，所述第18電感第二端連接5V電源電路正極，所述第14比較器電源負(fù)極端分別連接第50電容第一端和第52電容第一端，所述第50電容第二端和第52電容第二端連接并接地，所述第52電容第一端連接第19電感第一端，所述第19電感第二端連接5V電源電路負(fù)極，所述第14比較器N極端連接第13電阻第一端，所述第13電阻第二端連接FPGA模塊N極端，所述第14比較器P極端連接第19電阻第一端，所述第19電阻第二端連接FPGA模塊P極端。
[0062]上述技術(shù)方案的有益效果為:所述超濾流量探測(cè)電路連接外部探測(cè)芯片，所述超濾流量探測(cè)電路布局設(shè)計(jì)合理，運(yùn)行穩(wěn)定，保證數(shù)據(jù)采集準(zhǔn)確。
[0063]如圖6所示，所述的應(yīng)用FPGA的科氏超濾流量計(jì)電路，優(yōu)選的，包括參考電壓電路:
[0064]12V電源電路正極連接第17電感第一端，所述第17電感第二端連接第43電容第一端，所述第43電容第一端還分別連接第125電容第一端和第42電容第一端，所述第42電容第二端、第43電容第二端和第125電容第二端連接并接地，所述第43電容第一端還連接第12參考電壓芯片輸入端，所述第12參考電壓芯片接地端連接第43電路第二端，所述第12參考電壓芯片輸出端連接第7電阻第一端，所述第7電阻第二端連接第8電阻第一端，所述第8電阻第一端還連接第45電容第一端和第13A運(yùn)算放大器正極輸入端，所述第8電阻第二端和第45電容第二端連接并接地，所述第13A運(yùn)算放大器第四端分別連接第44電容第一端和第5電感第一端，所述第44電容第二端接地，所述第5電感第二端連接5V電源電路負(fù)極，所述第13A運(yùn)算放大器第八端分別連接第41電容第一端和第4電感第一端，所述第41電容第二端接地，所述第4電感第二端連接5V電源電路正極，所述第13A運(yùn)算放大器輸出端分別連接第13A運(yùn)算放大器負(fù)極輸入端和參考電壓輸出端，所述第13A運(yùn)算放大器輸出端還連接第6電阻第一端，所述第6電阻第二端分別連接第13B運(yùn)算放大器負(fù)極輸入端和第5電阻第一端，所述第5電阻第二端分別連接第13B運(yùn)算放大器輸出端和參考電壓輸出端，所述第13B運(yùn)算放大器正極輸入端接地。
[0065]上述技術(shù)方案的有益效果為:通過設(shè)置參考電壓電路，保證超濾流量探測(cè)電路的運(yùn)行穩(wěn)定。
[0066]如圖8所示，所述的應(yīng)用FPGA的科氏超濾流量計(jì)電路，優(yōu)選的，包括信號(hào)傳輸電路:
[0067]FPGA模塊第3數(shù)據(jù)傳輸端連接第58電阻第一端，所述第58電阻第二端連接第74電阻第一端，所述第74電阻第二端接地，F(xiàn)PGA模塊第4數(shù)據(jù)傳輸端連接第72電阻第一端，所述第72電阻第二端連接總線信號(hào)傳輸芯片第一端，所述FPGA模塊輸入輸出端連接第76電阻第一端，所述第76電阻第二端連接總線信號(hào)傳輸芯片第四端，所述總線信號(hào)傳輸芯片第六端分別連接第3電阻第一端和第73電阻第一端，所述第3電阻第二端分別連接總線信號(hào)傳輸芯片第八端和第18電容第一端，所述第18電容第一端還分別連接第10電容第一端和第24電感第一端，所述第10電容第二端和第18電容第二端連接并接地，所述第24電感第二端連接電源電路，所述總線信號(hào)傳輸芯片第七端分別連接第73電阻第二端和第75電阻第一端，所述第75電阻第二端接地，所述第75電阻第一端還分別連接第25電感第一端和RS485芯片，所述第25電感第二端連接FPGA模塊總線B傳輸端，所述第73電阻第一端還連接第15電感第一端，所述第15電感第二端連接FPGA模塊總線A傳輸端。
[0068]上述技術(shù)方案的有益效果為:通過FPGA模塊連接MAX485CSA芯片，從而保證數(shù)據(jù)傳輸?shù)姆€(wěn)定性。
[0069]所述的應(yīng)用FPGA的科氏超濾流量計(jì)電路，優(yōu)選的，所述FPGA模塊為EP3C16E144C7。
[0070]穩(wěn)壓器優(yōu)選為L(zhǎng)M7912、LM1085CT-12 ;連接FPGA模塊的穩(wěn)壓器為L(zhǎng)M2596S。
[0071]參考電壓芯片優(yōu)選為RER)2CSZ。
[0072]所述超濾流量探測(cè)電路優(yōu)選為同樣的電路結(jié)構(gòu)，配置兩個(gè)超濾流量探測(cè)電路，這樣更有利于探測(cè)流量的準(zhǔn)確性和穩(wěn)定性。
[0073]在本說明書的描述中，參考術(shù)語(yǔ)“一個(gè)實(shí)施例”、“一些實(shí)施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結(jié)合該實(shí)施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)包含于本發(fā)明的至少一個(gè)實(shí)施例或示例中。在本說明書中，對(duì)上述術(shù)語(yǔ)的示意性表述不一定指的是相同的實(shí)施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)可以在任何的一個(gè)或多個(gè)實(shí)施例或示例中以合適的方式結(jié)合。
[0074]盡管已經(jīng)示出和描述了本發(fā)明的實(shí)施例，本領(lǐng)域的普通技術(shù)人員可以理解:在不脫離本發(fā)明的原理和宗旨的情況下可以對(duì)這些實(shí)施例進(jìn)行多種變化、修改、替換和變型，本發(fā)明的范圍由權(quán)利要求及其等同物限定。
【主權(quán)項(xiàng)】
1.一種應(yīng)用FPGA的科氏超濾流量計(jì)電路，其特征在于，包括:電源電路、FPGA模塊、超濾流量探測(cè)電路、驅(qū)動(dòng)電路； 電源電路FPGA電源輸出端連接FPGA模塊電源輸入端，所述電源電路探測(cè)電路電源輸出端連接超濾流量探測(cè)電路電源輸入端，所述電源電路驅(qū)動(dòng)電源輸出端連接驅(qū)動(dòng)電路電源輸入端，所述驅(qū)動(dòng)電路驅(qū)動(dòng)輸出端連接超濾流量探測(cè)電路驅(qū)動(dòng)輸入端，所述超濾流量探測(cè)電路流量探測(cè)端連接透析機(jī)的科氏超濾流量計(jì)。2.根據(jù)權(quán)利要求1所述的應(yīng)用FPGA的科氏超濾流量計(jì)電路，其特征在于，所述電源電路包括:FPGA開關(guān)電源電路和FPGA穩(wěn)壓電路； 電源端連接FPGA開關(guān)電源電路輸入端，所述FPGA開關(guān)電源輸出端連接FPGA穩(wěn)壓電路輸入端，所述FPGA穩(wěn)壓電路輸出端連接FPGA模塊電源輸入端。3.根據(jù)權(quán)利要求2所述的應(yīng)用FPGA的科氏超濾流量計(jì)電路，其特征在于，所述FPGA開關(guān)電源電路包括: 第31電容第一端連接電源端，所述第31電容第二端分別連接第32電容第一端和第2二極管正極，所述第32電容第二端連接電源端，所述第31電容第一端還連接開關(guān)電源芯片電源輸入端，所述第2 二極管負(fù)極分別連接第3 二極管負(fù)極和開關(guān)電源芯片輸出端，所述第3 二極管正極連接第2 二極管正極，所述第3 二極管正極還連接第38電容第一端，所述第38電容第二端分別連接第3電感第一端和第34電容第一端，所述第3電感第二端連接第3二極管負(fù)極，所述第34電容第二端分別接地和連接第38電容第一端，所述第34電容第一端還連接第I電感第一端，所述第I電感第一端還連接開關(guān)電源芯片反饋信號(hào)端，所述第I電感第二端分別連接第39電容第一端和第35電容第一端，所述第39電容第二端連接第34電容第二端，所述第35電容第二端連接第39電容第二端，所述第35電容第一端還連接第2電感第一端，所述第2電感第二端連接FPGA穩(wěn)壓電路輸入端，所述第2電感第二端還連接第36電容第一端，所述第36電容第二端連接第35電容第二端。4.根據(jù)權(quán)利要求2所述的應(yīng)用FPGA的科氏超濾流量計(jì)電路，其特征在于，所述FPGA穩(wěn)壓電路包括: FPGA開關(guān)電源電路輸出端分別連接第4電阻第一端和第11電容第一端，所述第4電阻第二端連接發(fā)光二極管正極，所述發(fā)光二極管負(fù)極接地，所述第11電容第二端接地，所述第11電容第一端還連接第5穩(wěn)壓器輸入端，所述第5穩(wěn)壓器輸出端連接第14電容第一端，所述第14電容第一端還分別連接第12電容第一端和3.3V電壓輸出端，所述第14電容第二端接地，所述第12電容第二端連接第14電容第二端，所述第11電容第一端還連接第19電容第一端，所述第19電容第二端接地，所述第19電容第一端還連接第6穩(wěn)壓器輸入端，所述第6穩(wěn)壓器輸出端連接第21電容第一端，所述第21電容第一端還分別連接第20電容第一端和2.5V電壓輸出端，所述第20電容第二端連接第21電容第二端，所述第21電容第二端接地，所述第11電容第一端還分別連接第29電容第一端和第26電容第一端，所述第29電容第二端連接第26電容第二端，所述第26電容第二端接地，所述第26電容第一端連接第8穩(wěn)壓器輸入端，所述第8穩(wěn)壓器輸出端連接地28電容第一端，所述第28電容第一端還分別連接第27電容第一端和1.2V電壓輸出端，所述第27電容第二端連接第28電容第二端，所述第28電容第二端接地，所述第5穩(wěn)壓器、第6穩(wěn)壓器和第8穩(wěn)壓器的調(diào)整輸出端相連并接地。5.根據(jù)權(quán)利要求1所述的應(yīng)用FPGA的科氏超濾流量計(jì)電路，其特征在于，所述電源電路包括流量探測(cè)電源電路； 所述流量探測(cè)電源電路包括:電源端正極分別連接第3電容第一端和第116電容第一端，所述第3電容第二端和第116電容第二端相連并接地，所述電源端正極還連接第3穩(wěn)壓器輸入端，所述第3穩(wěn)壓器輸出端連接第4電容第一端，所述第4電容第二端接地，所述第4電容第一端連接超濾流量探測(cè)電路12V正極輸入端，所述第4電容第一端還連接第5電容第一端，所述第5電容第二端接地，所述第4電容第一端還連接第4穩(wěn)壓器輸入端，所述第4穩(wěn)壓器輸入端還連接第8電容第一端，所述第8電容第二端連接第16電容第一端，所述第16電容第二端連接第7穩(wěn)壓器輸入端，所述第16電容第二端還分別連接超濾流量探測(cè)電路12V負(fù)極輸入端和第24電容第一端，所述第24電容第二端接地，所述第24電容第一端連接第10穩(wěn)壓器輸出端，所述第2