驅(qū)動線圈振動，保證輸出相同頻率，從而使科氏流量計穩(wěn)定工作。
[0021]所述的應(yīng)用FPGA的科氏超濾流量計電路，優(yōu)選的，所述超濾流量探測電路包括:
[0022]驅(qū)動電路輸出端連接第9電阻第一端，所述第9電阻第二端連接第49電容第一端，所述第49電容第二端連接第9電阻第一端，所述第49電容第一端還分別連接第14電阻第一端和第IA運算放大器負(fù)極輸入端，所述第14電阻第二端連接驅(qū)動芯片第一端，所述第IA運算放大器正極輸入端分別連接第129電容第一端和第51電阻第一端，所述第129電容第二端和第51電阻第二端連接并接地，所述第51電阻第一端還連接第50電阻第一端，所述第50電阻第二端連接驅(qū)動芯片第二端，所述第IA運算放大器第四端連接第18電阻第一端，所述第18電阻第二端連接12V電源電路負(fù)極，所述第18電阻第一端還分別連接第55電容第一端和第56電容第一端，所述第55電容第二端和第56電容第二端連接并接地，所述第49電容第二端還分別連接第IA運算放大器輸出端和第17電阻第一端，所述第17電阻第二端分別連接第IB運算放大器負(fù)極輸出端和第11電阻第一端，所述第11電阻第一端還連接第47電容第一端，所述第IB運算放大器正極輸入端接地，所述第47電容第二端分別連接第29電阻第一端和第11電阻第二端，所述第11電阻第二端還連接第IB運算放大器輸出端，所述第IB運算放大器第八端分別連接第16電阻第一端，所述第16電阻第二端連接12V電源電路正極，所述第16電阻第一端還分別連接第54電容第一端和第55電容第一端，所述第54電容第二端和第55電容第二端連接并接地，所述第54電容第二端還連接第8 二極管正極，所述第8 二極管負(fù)極分別連接第29電阻第二端和第12電阻第一端，所述第12電阻第二端連接第14比較器輸入負(fù)極端，所述第15電阻第一端連接第14比較器輸入正極端，所述第15電阻第二端連接參考電壓電路，所述第15電阻第一端還連接第I電容第一端，所述第I電容第二端連接第46電容第一端，所述第46電容第二端分別連接第18電感第一端和第14比較器電源正極端，所述第I電容第二端還連接第48電容第一端，所述第48電容第一端接地，所述第48電容第二端連接第18電感第一端，所述第18電感第二端連接5V電源電路正極，所述第14比較器電源負(fù)極端分別連接第50電容第一端和第52電容第一端，所述第50電容第二端和第52電容第二端連接并接地，所述第52電容第一端連接第19電感第一端，所述第19電感第二端連接5V電源電路負(fù)極，所述第14比較器N極端連接第13電阻第一端，所述第13電阻第二端連接FPGA模塊N極端，所述第14比較器P極端連接第19電阻第一端，所述第19電阻第二端連接FPGA模塊P極端。
[0023]上述技術(shù)方案的有益效果為:所述超濾流量探測電路連接外部探測芯片，所述超濾流量探測電路布局設(shè)計合理，運行穩(wěn)定，保證數(shù)據(jù)采集準(zhǔn)確。
[0024]所述的應(yīng)用FPGA的科氏超濾流量計電路，優(yōu)選的，包括參考電壓電路:
[0025]12V電源電路正極連接第17電感第一端，所述第17電感第二端連接第43電容第一端，所述第43電容第一端還分別連接第125電容第一端和第42電容第一端，所述第42電容第二端、第43電容第二端和第125電容第二端連接并接地，所述第43電容第一端還連接第12參考電壓芯片輸入端，所述第12參考電壓芯片接地端連接第43電路第二端，所述第12參考電壓芯片輸出端連接第7電阻第一端，所述第7電阻第二端連接第8電阻第一端，所述第8電阻第一端還連接第45電容第一端和第13A運算放大器正極輸入端，所述第8電阻第二端和第45電容第二端連接并接地，所述第13A運算放大器第四端分別連接第44電容第一端和第5電感第一端，所述第44電容第二端接地，所述第5電感第二端連接5V電源電路負(fù)極，所述第13A運算放大器第八端分別連接第41電容第一端和第4電感第一端，所述第41電容第二端接地，所述第4電感第二端連接5V電源電路正極，所述第13A運算放大器輸出端分別連接第13A運算放大器負(fù)極輸入端和參考電壓輸出端，所述第13A運算放大器輸出端還連接第6電阻第一端，所述第6電阻第二端分別連接第13B運算放大器負(fù)極輸入端和第5電阻第一端，所述第5電阻第二端分別連接第13B運算放大器輸出端和參考電壓輸出端，所述第13B運算放大器正極輸入端接地。
[0026]上述技術(shù)方案的有益效果為:通過設(shè)置參考電壓電路，保證超濾流量探測電路的運行穩(wěn)定。
[0027]所述的應(yīng)用FPGA的科氏超濾流量計電路，優(yōu)選的，包括信號傳輸電路:
[0028]FPGA模塊第3數(shù)據(jù)傳輸端連接第58電阻第一端，所述第58電阻第二端連接第74電阻第一端，所述第74電阻第二端接地，F(xiàn)PGA模塊第4數(shù)據(jù)傳輸端連接第72電阻第一端，所述第72電阻第二端連接總線信號傳輸芯片第一端，所述FPGA模塊輸入輸出端連接第76電阻第一端，所述第76電阻第二端連接總線信號傳輸芯片第四端，所述總線信號傳輸芯片第六端分別連接第3電阻第一端和第73電阻第一端，所述第3電阻第二端分別連接總線信號傳輸芯片第八端和第18電容第一端，所述第18電容第一端還分別連接第10電容第一端和第24電感第一端，所述第10電容第二端和第18電容第二端連接并接地，所述第24電感第二端連接電源電路，所述總線信號傳輸芯片第七端分別連接第73電阻第二端和第75電阻第一端，所述第75電阻第二端接地，所述第75電阻第一端還分別連接第25電感第一端和RS485芯片，所述第25電感第二端連接FPGA模塊總線B傳輸端，所述第73電阻第一端還連接第15電感第一端，所述第15電感第二端連接FPGA模塊總線A傳輸端。
[0029]上述技術(shù)方案的有益效果為:通過FPGA模塊連接MAX485CSA芯片，從而保證數(shù)據(jù)傳輸?shù)姆€(wěn)定性。
[0030]所述的應(yīng)用FPGA的科氏超濾流量計電路，優(yōu)選的，所述FPGA模塊為EP3C16E144C7。
[0031]綜上所述，由于采用了上述技術(shù)方案，本發(fā)明的有益效果是:
[0032]本發(fā)明通過精密的電路設(shè)計實現(xiàn)了超濾流量計的計量準(zhǔn)確度。所述超濾流量探測電路連接外部探測芯片，所述超濾流量探測電路布局設(shè)計合理，運行穩(wěn)定，保證數(shù)據(jù)采集準(zhǔn)確。
[0033]本發(fā)明的附加方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實踐了解到。
【附圖說明】
[0034]本發(fā)明的上述和/或附加的方面和優(yōu)點從結(jié)合下面附圖對實施例的描述中將變得明顯和容易理解，其中:
[0035]圖1是本發(fā)明應(yīng)用FPGA的科氏超濾流量計電路示意圖；
[0036]圖2是本發(fā)明應(yīng)用FPGA的科氏超濾流量計電路FPGA電源供電電路圖；
[0037]圖3是本發(fā)明應(yīng)用FPGA的科氏超濾流量計電路FPGA電源供電電路圖；
[0038]圖4是本發(fā)明應(yīng)用FPGA的科氏超濾流量計電路探測電路的電源供電電路圖；
[0039]圖5是本發(fā)明應(yīng)用FPGA的科氏超濾流量計電路的驅(qū)動電路圖；
[0040]圖6是本發(fā)明應(yīng)用FPGA的科氏超濾流量計電路參考電壓電路圖；
[0041]圖7是本發(fā)明應(yīng)用FPGA的科氏超濾流量計電路流量探測電路圖；
[0042]圖8是本發(fā)明應(yīng)用FPGA的科氏超濾流量計電路總線電路圖。
【具體實施方式】
[0043]下面詳細(xì)描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制。
[0044]在本發(fā)明的描述中，需要理解的是，術(shù)語“縱向”、“橫向”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底” “內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。
[0045]在本發(fā)明的描述中，除非另有規(guī)定和限定，需要說明的是，術(shù)語“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是機械連接或電連接，也可以是兩個元件內(nèi)部的連通，可以是直接相連，也可以通過中間媒介間接相連，對于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語的具體含義。
[0046]如圖1所示，本發(fā)明提供了一種應(yīng)用FPGA的科氏超濾流量計電路，其關(guān)鍵在于，包括:電源電路、FPGA模塊、超濾流量探測電路、驅(qū)動電路；
[0047]電源電路FPGA電源輸出端連接FPGA模塊電源輸入端，所述電源電路探測電路電源輸出端連接超濾流量探測電路電源輸入端，所述電源電路驅(qū)動電源輸出端連接驅(qū)動電路電源輸入端，所述驅(qū)動電路驅(qū)動輸出端連接超濾流量探測電路驅(qū)動輸入端，所述超濾流量探測電路流量探測端連接透析機的科氏超濾流量計。
[0048]如圖2、3所示，所述的應(yīng)用FPGA的科氏超濾流量計電路，優(yōu)選的，所述電源電路包括:FPGA開