Pmos薄膜晶體管的電學(xué)老化方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，具體來說涉及一種用于對(duì)PMOS薄膜晶體管(TFT)進(jìn)行電學(xué)老化的方法，進(jìn)一步地，涉及一種用于對(duì)應(yīng)用電路中的至少一個(gè)PMOS薄膜晶體管進(jìn)行電學(xué)老化的方法。
【背景技術(shù)】
[0002]顯示面板(例如，液晶顯示器和AMOLED顯示器)廣泛應(yīng)用于電子設(shè)備中。在這樣的顯示面板的背板(backplane)中存在大量PMOS薄膜晶體管，其中低溫多晶硅(LTPS)技術(shù)由于所得到的薄膜電路更薄、面積更小、功耗更低等優(yōu)點(diǎn)而更受歡迎。然而，固有地，PMOS薄膜晶體管的漏電流通常較大，這對(duì)于提升IXD或AMOLED顯示器的性能不利。具體地，由于AMOLED顯示面板的像素電路中的薄膜晶體管通常為PMOS TFT，所以PMOS TFT的漏電流對(duì)AMOLED顯示面板的性能有較大影響。舉例來說，當(dāng)漏電流超過一定值時(shí)，會(huì)引起亮點(diǎn)發(fā)生和漏光現(xiàn)象。
[0003]目前，為了降低PMOS薄膜晶體管的漏電流，一般考慮對(duì)薄膜晶體管的結(jié)構(gòu)進(jìn)行改進(jìn)，例如，采用雙柵極TFT、減小TFT的溝道寬度或者增加TFT的溝道長(zhǎng)度。然而，采用雙柵極TFT和增加TFT溝道長(zhǎng)度會(huì)增加TFT的尺寸，而減小TFT溝道寬度，由于硅結(jié)晶(特別是LTPS多晶硅)尺寸的限制，只能進(jìn)行較小幅度的調(diào)整?？傊@些方法不利于薄膜晶體管設(shè)計(jì)的靈活性和集成度，特別是，難以適用于AMOLED顯示面板中復(fù)雜的像素電路。
[0004]因此，需要一種改進(jìn)的降低PMOS TFT的漏電流的方法和用于降低應(yīng)用電路，特別是AMOLED像素電路中的至少一個(gè)PMOS薄膜晶體管的漏電流的方法。

【發(fā)明內(nèi)容】

[0005]有利的是，獲得一種在不改變薄膜晶體管的結(jié)構(gòu)設(shè)計(jì)的情況下降低PMOS TFT的漏電流的方法。同樣，合期望的是，提供一種在不改變應(yīng)用電路的結(jié)構(gòu)設(shè)計(jì)的情況下降低應(yīng)用電路中的至少一個(gè)PMOS薄膜晶體管的漏電流的方法。
[0006]需要指出，通過大量試驗(yàn)，發(fā)明人具有以下洞見:通過對(duì)PMOS薄膜晶體管進(jìn)行電學(xué)老化可以有效地降低該薄膜晶體管的漏電流。由此，為了更好地解決這些所關(guān)心的問題中的一個(gè)或多個(gè)，在本發(fā)明的第一方面中，提供了一種用于對(duì)PMOS薄膜晶體管進(jìn)行電學(xué)老化的方法，包括:在所述PMOS薄膜晶體管的柵極施加幅值為A伏的第一電壓Vg ;在所述PMOS薄膜晶體管的源極施加幅值為A-40伏到A-8伏的第二電壓Ns ;以及在所述PMOS薄膜晶體管的漏極施加幅值為A-80伏到A-16伏的第三電壓Vd，其中，保持施加所述第一電壓Vg、第二電壓Vs和第三電壓Vd—預(yù)定時(shí)間，并且Vd-Vs < 0?由于僅對(duì)薄膜晶體管施加特定的電壓信號(hào)，所以實(shí)現(xiàn)了在不改變PMOS TFT的設(shè)計(jì)的情況下降低漏電流。
[0007]可選地，所述預(yù)定時(shí)間大于等于I秒。
[0008]可選地，所述預(yù)定時(shí)間小于等于300秒。
[0009]可選地，其中Vd-Vs = Vds取-25伏到-12伏，Vg-Vs = Vgs取12伏到25伏。
[0010]可選地，所述第一電壓Vg、第二電壓Vs和第三電壓Vd為恒定電壓或者具有預(yù)定占空比的脈沖電壓序列。
[0011]可選地，當(dāng)所述第一電壓Vg、第二電壓Vs和第三電壓Vd為所述具有預(yù)定占空比的脈沖電壓序列時(shí)，所述預(yù)定時(shí)間是指該脈沖電壓序列的脈沖寬度之和。
[0012]可選地，所述PMOS薄膜晶體管為低溫多晶硅(LTPS) PMOS薄膜晶體管。
[0013]根據(jù)本發(fā)明的第二方面，提供了一種用于對(duì)應(yīng)用電路中的至少一個(gè)PMOS薄膜晶體管進(jìn)行電學(xué)老化的方法，包括:根據(jù)如第一方面所述的方法，基于用于對(duì)PMOS薄膜晶體管進(jìn)行電學(xué)老化的電壓幅值，為所述至少一個(gè)PMOS薄膜晶體管中的每一個(gè)分別確定當(dāng)滿足所述電壓幅值時(shí)所述應(yīng)用電路要求的一組操作信號(hào)的幅值；分別生成與所述至少一個(gè)PMOS薄膜晶體管中的每一個(gè)相應(yīng)的、滿足所確定的幅值的操作信號(hào)組；以及將生成的每一組操作信號(hào)分別施加到所述應(yīng)用電路，以對(duì)所述至少一個(gè)PMOS薄膜晶體管單獨(dú)地進(jìn)行電學(xué)老化，其中，將所述每一組操作信號(hào)施加到所述應(yīng)用電路，使得對(duì)相應(yīng)的PMOS薄膜晶體管施加所述第一電壓Vg、第二電壓Vs和第三電壓Vd的時(shí)間保持所述預(yù)定時(shí)間。由于僅對(duì)應(yīng)用電路施加特定的操作信號(hào)，所以實(shí)現(xiàn)了在不改變應(yīng)用電路的結(jié)構(gòu)設(shè)計(jì)的情況下降低應(yīng)用電路中的至少一個(gè)PMOS薄膜晶體管的漏電流。
[0014]可選地，串行地將與每一個(gè)PMOS薄膜晶體管相應(yīng)的操作信號(hào)組依次施加到所述應(yīng)用電路。
[0015]可選地，兩組操作信號(hào)之間可以是時(shí)間分隔的。
[0016]可選地，以時(shí)分復(fù)用的方式將與每一個(gè)PMOS薄膜晶體管相應(yīng)的操作信號(hào)組施加到所述應(yīng)用電路。
[0017]可選地，所述方法還包括:預(yù)先確定所述應(yīng)用電路中的所述至少一個(gè)PMOS薄膜晶體管中的每一個(gè)是否需要進(jìn)行電學(xué)老化，從而僅對(duì)所述應(yīng)用電路中需要老化的PMOS薄膜晶體管進(jìn)行電學(xué)老化。
[0018]可選地，根據(jù)所述PMOS薄膜晶體管在所述應(yīng)用電路處于正常工作時(shí)的導(dǎo)通-截止時(shí)間比來確定該P(yáng)MOS薄膜晶體管是否需要老化。由于漏電流在晶體管處于截止?fàn)顟B(tài)時(shí)生成，所以，對(duì)于長(zhǎng)時(shí)間導(dǎo)通的那些晶體管而言，其漏電流的影響可以忽略不計(jì)，并且因此無需進(jìn)行電學(xué)老化。
[0019]可選地，當(dāng)所述PMOS薄膜晶體管的導(dǎo)通-截止時(shí)間比大于預(yù)定閾值時(shí)，確定該P(yáng)MOS薄膜晶體管不需要老化。
[0020]可選地，所述應(yīng)用電路為AMOLED像素電路。
[0021]可選地，所生成的操作信號(hào)與使所述AMOLED像素電路正常工作的信號(hào)具有相同的時(shí)序。
[0022]根據(jù)在下文中所描述的實(shí)施例，本發(fā)明的這些和其它方面將是顯而易見的，并且將參考在下文中所描述的實(shí)施例而被闡明。
【附圖說明】
[0023]圖1示意性地示出了 PMOS薄膜晶體管的電路符號(hào)；
圖2 (a)示出了根據(jù)本發(fā)明實(shí)施例對(duì)多個(gè)PMOS薄膜晶體管分別進(jìn)行電學(xué)老化的情況下，這些PMOS薄膜晶體管在電學(xué)老化前后的漏電流的對(duì)比；圖2 (b)示出了圖2 Ca)中所使用的一個(gè)PMOS薄膜晶體管在電學(xué)老化前后的漏電流的對(duì)比；
圖3示意性地示出了測(cè)試環(huán)境下的AMOLED顯示面板的系統(tǒng)框圖。
[0024]圖4示意性地示出了一款A(yù)MOLED顯示面板中的像素電路的電路圖；
圖5示意性地示出了圖4中的AMOLED像素電路在正常工作時(shí)的G0A(Gate Driver onArray,陣列基板行驅(qū)動(dòng))輸出信號(hào)；以及
圖6示出了圖4中的AMOLED像素電路進(jìn)行電學(xué)老化前后顯示面板的顯示效果的對(duì)比。
【具體實(shí)施方式】
[0025]以下結(jié)合附圖對(duì)本發(fā)明的各實(shí)施例進(jìn)行詳細(xì)描述。
[0026]圖1示意性的示出了 PMOS薄膜晶體管的電路符號(hào)。如圖所示，PMOS薄膜晶體管是三端器件，其中G為柵極，S為源極以及D為漏極。當(dāng)柵源電壓Vgs (S卩，Vg-Vs)的值大于閾值電壓時(shí)PMOS薄膜晶體管截止，此時(shí)在漏源之間存在漏電流1。?。當(dāng)柵源電壓Vgs低于閾值電壓時(shí)，PMOS薄膜晶體管工作，源極電壓高于漏極電壓，空穴作為載流子從源極通過溝道區(qū)域流向漏極。
[0027]根據(jù)本發(fā)明的一個(gè)實(shí)施例，用于對(duì)PMOS薄膜晶體管進(jìn)行電學(xué)老化的方法可以包括:在PMOS薄膜晶體管的柵極施加幅值為A伏的第一電壓Vg ;在PMOS薄膜晶體管的源極施加幅值為(A-40)伏到(A-8)伏的第二電壓Ns ;以及在PMOS薄膜晶體管的漏極施加幅值為(A-80)伏到(A-16)伏的第三電壓Vd，其中，保持施加第一電壓Vg、第二電壓Vs和第三電壓Vd—預(yù)定時(shí)間，并且Vd-Vs < Oo
[0028]在本實(shí)施例中，