本實(shí)用新型涉及數(shù)據(jù)信號測試領(lǐng)域，尤其涉及一種基于FPGA的邏輯分析儀。
背景技術(shù)：
：邏輯分析儀是一種常用的數(shù)據(jù)信號測試儀器。在各種數(shù)字系統(tǒng)軟硬件的調(diào)試測試,檢查故障以及性能分析中,它可以用于檢測數(shù)字電路工作中的邏輯信號,并儲存后用波形等方式直觀地表示出來,便于設(shè)計人員進(jìn)行邏輯時序的檢測,從而分析在電路設(shè)計中出現(xiàn)的錯誤。在數(shù)字電路的調(diào)試中,通常需要同時測試多路信號的波形,分析它們之間的邏輯關(guān)系。示波器一般只能夠檢測兩路信號波形,在許多數(shù)字系統(tǒng)的研究中,往往需要同時觀察多路數(shù)據(jù)信號的時序關(guān)系,而有時信號不是周期性的,只使用示波器往往無法完整的了解信號之間的關(guān)系,因而要使用邏輯分析儀。邏輯分析儀是數(shù)據(jù)信號分析儀器中最有效、最典型的儀器之一。但是從上世紀(jì)七十年代邏輯分析儀出現(xiàn)至今,由于其體積龐大、價格昂貴，很大程度上影響了其在實(shí)際中的應(yīng)用，它的普及程度卻一直不高,百分之三十以上的數(shù)字系統(tǒng)設(shè)計人員不使用邏輯分析儀,主要的原因之一在于它的價格比較高?，F(xiàn)有的邏輯分析儀受制于成本限制，實(shí)際系統(tǒng)測試中應(yīng)用的較少。主要受制于處理器，前段采樣器件的采樣速率，器件的速度等因素的限制；卡式虛擬邏輯分析儀需要高速的數(shù)據(jù)采集卡，必須與電腦配合使用。技術(shù)實(shí)現(xiàn)要素：為解決現(xiàn)有的邏輯分析儀寫入速度較慢、采樣頻率不高，分析的范圍和質(zhì)量低等問題，本實(shí)用新型提出一種基于FPGA的邏輯分析儀。本實(shí)用新型的技術(shù)方案是這樣實(shí)現(xiàn)的：一種基于FPGA的邏輯分析儀，包括信號發(fā)生模塊、與所述信號發(fā)生模塊相連的控制模塊和與所述信號發(fā)生模塊和所述控制模塊相連的VGA顯示模塊；其中所述信號發(fā)生模塊用于對系統(tǒng)復(fù)位信號進(jìn)行異步復(fù)位和同步釋放，且包括CycloneII芯片，所述CycloneII芯片內(nèi)部的PLL例化得到多個穩(wěn)定可靠的時鐘信號；所述控制模塊包括時鐘分頻模塊、與所述時鐘分頻模塊相連的時鐘選擇模塊、與所述時鐘選擇模塊相連的波形數(shù)據(jù)存儲模塊、與所述波形數(shù)據(jù)存儲模塊相連的數(shù)據(jù)顯示格式轉(zhuǎn)換模塊和連接所述顯示格式轉(zhuǎn)換模塊的VGA接口；所述VGA接口連接所述VGA顯示模塊。進(jìn)一步地，所述CycloneII芯片為EP2C20F484C7N芯片。進(jìn)一步地，所述VGA顯示模塊的顯示屏為液晶顯示屏。進(jìn)一步地，所述VGA顯示模塊包括按鍵控制模塊和觸控屏幕，所述按鍵控制模塊集成在所述觸控屏幕上。本實(shí)用新型的有益效果在于，與現(xiàn)有技術(shù)相比，本實(shí)用新型使用液晶顯示器作為波形顯示屏幕，用FPGA控制，其接口、數(shù)據(jù)傳輸及數(shù)據(jù)顯示全是數(shù)字化工作的，實(shí)時采樣波形的顯示效果良好，且本實(shí)用新型具有成本低、速度快、方便攜帶的特點(diǎn)。附圖說明圖1是本實(shí)用新型基于FPGA的邏輯分析儀的結(jié)構(gòu)示意框圖；圖2是本實(shí)用新型中控制模塊結(jié)構(gòu)示意圖。具體實(shí)施方式下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。請參見圖1和圖2，一種基于FPGA的邏輯分析儀，包括信號發(fā)生模塊、與所述信號發(fā)生模塊相連的控制模塊和與所述信號發(fā)生模塊和所述控制模塊相連的VGA顯示模塊；其中所述信號發(fā)生模塊用于對系統(tǒng)復(fù)位信號進(jìn)行異步復(fù)位和同步釋放，且包括CycloneII芯片，所述CycloneII芯片內(nèi)部的PLL例化得到多個穩(wěn)定可靠的時鐘信號；所述控制模塊包括時鐘分頻模塊、與所述時鐘分頻模塊相連的時鐘選擇模塊、與所述時鐘選擇模塊相連的波形數(shù)據(jù)存儲模塊、與所述波形數(shù)據(jù)存儲模塊相連的數(shù)據(jù)顯示格式轉(zhuǎn)換模塊和連接所述顯示格式轉(zhuǎn)換模塊的VGA接口；所述VGA接口連接所述VGA顯示模塊。所述信號發(fā)生模塊對系統(tǒng)復(fù)位信號進(jìn)行異步復(fù)位、同步釋放，并且通過CycloneII芯片EP2C20F484C7N內(nèi)部的PLL例化得到多個穩(wěn)定可靠的時鐘信號?？刂颇K包含時鐘分頻模塊、時鐘選擇模塊、波形數(shù)據(jù)存儲模塊、數(shù)據(jù)顯示格式轉(zhuǎn)換模塊、VGA接口等多個功能模塊，是采集控制的核心模塊，實(shí)現(xiàn)不同頻率邏輯電平的采集、存儲和顯示數(shù)據(jù)格式轉(zhuǎn)換。VGA顯示模塊包含界面設(shè)計和顯示驅(qū)動的時序控制。本實(shí)用新型采樣FPGA實(shí)現(xiàn)邏輯分析儀，在有效控制成本的前提下，設(shè)計的邏輯分析儀采用PLL倍頻，有足夠高的采樣速率。采樣速率可達(dá)400Mhz；采樣VGA接口，以LCD屏顯示的方式顯示邏輯波形，便于觀察；具有足夠多的輸入通道，可同時檢查8路邏輯信號；具有多靈活的觸發(fā)方式，可顯示相對于觸發(fā)點(diǎn)來講負(fù)延遲的數(shù)據(jù)，具有超前波形觀察能力；高速存儲器能夠?qū)?shù)據(jù)快速的進(jìn)行采集并存儲，具有記憶功能，可以有效的觀測單次及非周期性數(shù)據(jù)信息。本實(shí)用新型使用友晶公司的DE1開發(fā)板為硬件開發(fā)平臺,實(shí)現(xiàn)設(shè)計的功能,此平臺的核心為CycloneII系列FPGA下的EP2C20F484C7。本實(shí)用新型參數(shù)如下：波形顯示屏幕分辨率：640(列數(shù)據(jù)線)×3(RGB)×480(行數(shù)據(jù)線)60HZ采樣數(shù)據(jù)顯示長度：每8個像素點(diǎn)位單位；采樣模式：3種采樣模式；撥碼開關(guān)：控制3種觸發(fā)模式；可調(diào)采樣周期：18個等級采樣周期；2.5ns-1ms，通過DE1上按鍵實(shí)現(xiàn)采樣頻率的增加與減少?？烧{(diào)的采樣頻率/周期列表:頻率400M200M100M50M25M10M5M2.5M1M周期2.5ns5ns10ns20ns40ns100ns200ns400ns1us頻率500K250K100K50K25K10K5K2.5K1K周期2us4us10us20us40us100us200us400us1ms采樣深度：1K；采樣通道：8路；觸發(fā)方式：上升沿、下降沿；最大采樣頻率：400MHZ。請參見圖2，所述控制模塊的時鐘分頻模塊實(shí)現(xiàn)對PLL輸出的時鐘進(jìn)行分頻，產(chǎn)生各種不同頻率的分頻時鐘；時鐘選擇模塊用于選擇內(nèi)部分頻時鐘還是外部時鐘作為采樣時鐘；波形數(shù)據(jù)存儲模塊在采樣方式和采樣時鐘的控制下，實(shí)時采集被采樣的外部邏輯電平數(shù)據(jù)并存儲；數(shù)據(jù)顯示格式轉(zhuǎn)換模塊將采樣存儲的數(shù)據(jù)轉(zhuǎn)化成適合VGA顯示的數(shù)據(jù)格式；VGA接口模塊實(shí)現(xiàn)和后端的VGA顯示模塊的接口控制。以上所述是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本
技術(shù)領(lǐng)域：
的普通技術(shù)人員來說，在不脫離本實(shí)用新型原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也視為本實(shí)用新型的保護(hù)范圍。當(dāng)前第1頁1 2 3