【技術(shù)領(lǐng)域】

本發(fā)明屬于集成電路可測性設(shè)計技術(shù)領(lǐng)域，涉及一種soc片上嵌入式ip硬核的測試訪問隔離結(jié)構(gòu)。

背景技術(shù)：

隨著超大規(guī)模集成電路的發(fā)展，為減少設(shè)計開發(fā)周期，加快產(chǎn)品上市時間，ip核復(fù)用技術(shù)被越來越多地應(yīng)用在芯片設(shè)計中。然而，對于soc系統(tǒng)的可測性設(shè)計而言，內(nèi)嵌ip核的測試開發(fā)則面臨眾多挑戰(zhàn)。ip提供商出于知識產(chǎn)權(quán)的考慮，往往不對ip使用者公開ip內(nèi)部結(jié)構(gòu)信息，而硬核ip的“黑盒”特性在增加ip集成者從芯片頂層對ip內(nèi)部控制難度的同時，內(nèi)嵌硬ip輸入和輸出的不可控和不可觀測，直接影響到ip核本身及其外圍互連邏輯的整體測試覆蓋性。如何建立有效的測試隔離結(jié)構(gòu)和測試策略以實現(xiàn)對ip核的測試，是soc系統(tǒng)可測性設(shè)計中亟需解決的關(guān)鍵問題。

2005年，ieee協(xié)會提出了ieee1500標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)為了解決嵌入式核的測試復(fù)用、集成等問題，提出了一種可裁剪的串/并行測試訪問機制，通過隔離保護結(jié)構(gòu)及相應(yīng)的指令集實現(xiàn)對內(nèi)核、soc片上互連及電路的測試。然而，盡管通過ieee1500結(jié)構(gòu)，能夠?qū)崿F(xiàn)對嵌入式ip核的內(nèi)、外測試，但其結(jié)構(gòu)中涉及指令寄存器、旁路寄存器、邊界掃描寄存器以及指令譯碼等諸多邏輯，它所帶來的硬件開銷是不容忽視的。同時，由于受控于狀態(tài)機操作，對于每一個被測ip模塊，其隔離外殼須引入較多串行端口，諸如wsi/wso、selectwir、updatewr、shiftwr、capturewr等等，在增加了設(shè)計開銷的同時，也增加了測試控制的復(fù)雜性。

目前，受限于ieee1500標(biāo)準(zhǔn)的復(fù)雜性和過度的硬件開銷，多數(shù)的ip提供商并未在ip設(shè)計中應(yīng)用ieee1500隔離結(jié)構(gòu)，而是希望尋求一種集成性強、結(jié)構(gòu)簡潔、接口簡單的隔離方式，以此為接口實現(xiàn)對硬ip的測試。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種集成性強、易于實現(xiàn)和控制、硬件開銷小、結(jié)構(gòu)簡潔的soc片上嵌入式ip硬核的測試訪問隔離結(jié)構(gòu)，以實現(xiàn)ip的內(nèi)、外測試。

為實現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：

一種soc片上嵌入式ip硬核的測試訪問隔離結(jié)構(gòu)，針對嵌入式ip硬核的每一個輸入、輸出端口設(shè)置有邊界隔離單元，實現(xiàn)嵌入式ip硬核各端口內(nèi)外邏輯的隔離；

邊界隔離單元由寄存器與多路選通器組成，隔離單元除模式選擇控制wtest_en信號和掃描移位使能信號se以外，共設(shè)四個數(shù)據(jù)輸入輸出端口，分別是并行數(shù)據(jù)輸入pi，并行數(shù)據(jù)輸出po，串行數(shù)據(jù)輸入si，串行數(shù)據(jù)輸出so；通過將各個邊界隔離單元的si、so端口串行連接形成隔離掃描鏈，隔離掃描鏈充當(dāng)數(shù)據(jù)加載和數(shù)據(jù)捕獲的通道，作為嵌入式ip核與soc片上外圍其他電路的隔離結(jié)構(gòu)。

進一步，所述隔離掃描鏈能夠按照單鏈或多鏈進行配置，在測試模式、測試時鐘和掃描移位使能的控制下，隔離掃描鏈與片上硬核內(nèi)外的掃描鏈同步工作，實現(xiàn)掃描移位和捕獲操作。

進一步，所述多路選通器為4選1數(shù)據(jù)選擇器，4個輸入端分別作為掃描移位使能信號se，并行數(shù)據(jù)輸入pi，串行數(shù)據(jù)輸入si和時鐘端。

進一步，所述隔離掃描鏈按照多鏈進行配置。

本發(fā)明的soc片上嵌入式ip硬核的測試訪問隔離結(jié)構(gòu)，其接口簡潔，有效降低了控制結(jié)構(gòu)的復(fù)雜度，除去功能端口外，只需要具備移位使能se(scan_enable)、測試模式(wtest_en)、測試時鐘(test_clock)、掃描輸入/輸出(scan_in/scan_out)端口即可完成所有功能。根據(jù)不同內(nèi)外測試環(huán)境，可靈活配置隔離掃描鏈數(shù)量；并且本結(jié)構(gòu)具有與通用掃描結(jié)構(gòu)相同的測試控制方法，可以完美的融入已有的掃描測試結(jié)構(gòu)中，在實現(xiàn)嵌入式硬核ip測試隔離功能的同時，大大降低了集成難度，具有很強的可實現(xiàn)性和可操作性。

本發(fā)明和現(xiàn)有技術(shù)相比，還具有以下優(yōu)點：

(1)本發(fā)明避免了ieee1500狀態(tài)機和指令操作的復(fù)雜控制，減小了硬件開銷。

(2)本發(fā)明提供了嵌入式ip硬核的測試訪問通道，通過其外圍的邊界隔離掃描鏈的移位和捕獲操作，即可實現(xiàn)對硬核ip的內(nèi)、外測試。

(3)本發(fā)明的控制結(jié)構(gòu)與通用掃描結(jié)構(gòu)相兼容，可以很好的融入已有的掃描設(shè)計。

(4)本發(fā)明的邊界隔離單元結(jié)構(gòu)簡單，易于實現(xiàn)，同時降低了對功能性能的影響。

(5)本發(fā)明的隔離掃描鏈配置靈活性高，能夠有效降低測試數(shù)據(jù)量。

【附圖說明】

圖1捕獲操作數(shù)據(jù)流向示意圖

圖2加載操作數(shù)據(jù)流向示意圖

圖3嵌入式ip硬核內(nèi)測試數(shù)據(jù)流向示意圖

圖4嵌入式ip硬核外測試數(shù)據(jù)流向示意圖

圖5片上dsp硬核隔離結(jié)構(gòu)應(yīng)用實例示意圖

【具體實施方式】

下面結(jié)合附圖和具體實施例對本發(fā)明作進一步詳細(xì)描述，但不作為對本發(fā)明的限定。

為實現(xiàn)可應(yīng)用于嵌入式硬核的測試訪問隔離結(jié)構(gòu)，本發(fā)明的技術(shù)解決方案分為邊界隔離單元結(jié)構(gòu)設(shè)計和隔離掃描鏈分配及控制兩個部分。

(1)邊界隔離單元結(jié)構(gòu)設(shè)計

邊界隔離單元是本發(fā)明的一個關(guān)鍵結(jié)構(gòu)，針對嵌入式ip硬核的每一個輸入、輸出端口，添加邊界隔離單元，實現(xiàn)各端口內(nèi)外邏輯的隔離。邊界隔離單元由寄存器與多路選通器組成，除去模式選擇控制wtest_en信號和掃描移位使能信號se以外，隔離單元共有四個數(shù)據(jù)輸入輸出端口，分別是并行數(shù)據(jù)輸入pi，并行數(shù)據(jù)輸出po，串行數(shù)據(jù)輸入si，串行數(shù)據(jù)輸出so。其結(jié)構(gòu)如圖1、2所示，wtest_en＝‘1’為測試模式，wtest_en＝‘0’為功能操作模式。數(shù)據(jù)捕獲時，隔離寄存器在時鐘有效沿采樣pi端口的值，并將其通過so端口輸出，如圖1所示；當(dāng)需對硬核輸出進行控制時，可通過si端口對隔離寄存器進行數(shù)據(jù)施加，并將其加載至po端口，如圖2所示。邊界隔離單元可實現(xiàn)功能模式和測試模式的切換，其在功能路徑下僅增加一級多路選通結(jié)構(gòu)，集成性強、硬件開銷小。通過隔離寄存器的數(shù)據(jù)加載和捕獲，可實現(xiàn)內(nèi)測試和外測試功能。

(2)隔離掃描鏈分配及控制

隔離掃描鏈?zhǔn)峭ㄟ^將各個邊界隔離單元的si、so端口串行連接而成，并作為嵌入式ip核與soc片上外圍其他電路的隔離結(jié)構(gòu)。在邊界隔離單元的支持下，該隔離掃描鏈可充當(dāng)數(shù)據(jù)加載和數(shù)據(jù)捕獲的通道，減少由于硬核的“黑盒”效應(yīng)帶來的對周邊邏輯測試覆蓋性的影響。依據(jù)ip端口的數(shù)目多少，隔離掃描鏈可按照單鏈或多鏈進行配置，靈活的配置方式可以有效地提高隔離掃描鏈與內(nèi)外掃描鏈的均衡，減少測試數(shù)據(jù)量，提高測試效率。在測試模式、測試時鐘和掃描移位使能的控制下，隔離掃描鏈與片上硬核內(nèi)外的掃描鏈同步工作，實現(xiàn)掃描移位和捕獲操作。

內(nèi)測試模式下，可由隔離掃描鏈實現(xiàn)對嵌入式ip硬核輸入的控制，并在ip輸出端對測試響應(yīng)進行捕獲，硬核ip的內(nèi)測試數(shù)據(jù)流向如圖2所示。其具體操作序列如下：

(1)置邊界隔離單元多路選通控制wtest_en＝‘1’，選通測試模式；

(2)置掃描移位使能信號scan_enable＝‘1’，使邊界隔離掃描鏈處于掃描移位狀態(tài)，通過其向ip硬核的輸入端加載測試激勵；

(3)等待若干個掃描測試時鐘周期；

(4)置掃描移位使能信號scan_enable＝’0’，將ip硬核的輸出管腳狀態(tài)捕獲至輸出端隔離寄存器；

(5)置掃描移位使能信號scan_enable＝‘1’，將捕獲至隔離寄存器的測試響應(yīng)通過掃描移位操作輸出片外。

同樣，該結(jié)構(gòu)在外測試模式下，可選通ip硬核與周邊邏輯互連的數(shù)據(jù)路徑，并將其進行捕獲至隔離寄存器，之后通過邊界掃描鏈的移位操作將結(jié)果移出，實現(xiàn)對嵌入式ip硬核的互連外測試。數(shù)據(jù)流向如圖3所示；其具體操作序列如下：

(1)置邊界隔離單元多路選通控制wtest_en＝‘1’，選通測試模式；

(2)置掃描移位使能信號scan_enable＝‘0’，使邊界隔離掃描鏈處于掃描捕獲狀態(tài)，選通ip硬核與周邊邏輯互連數(shù)據(jù)路徑，并捕獲至ip輸入端隔離寄存器；

(3)置掃描移位使能信號scan_enable＝’1’，將之前捕獲至ip硬核輸入端隔離寄存器的狀態(tài)通過掃描移位操作輸出至片外，同時，實現(xiàn)對ip硬核輸出端的控制；

(4)等待若干個掃描移位測試時鐘周期；

(5)通過掃描輸出端口觀測互連測試響應(yīng)。

嵌入式ip硬核外測試數(shù)據(jù)流向如圖4所示。

實施例

在某款0.13um工藝的超大規(guī)模soc芯片上，成功應(yīng)用了上述隔離結(jié)構(gòu)。該款soc電路中集成有一塊dsp硬核，硬核內(nèi)部自帶可測性設(shè)計結(jié)構(gòu)，其中包括有存儲器內(nèi)建自測試以及內(nèi)部掃描、調(diào)試等設(shè)計結(jié)構(gòu)。

對于soc片上外圍邏輯而言，dsp硬核為“黑盒”不可見。其輸入、輸出管腳與片上其他邏輯相互關(guān)聯(lián)，不能做到外部直接可控或可觀測，進而影響到硬核本身及其外圍邏輯的可測性。為了滿足整體測試覆蓋性以及對該硬核獨立性測試的設(shè)計要求，有必要在核周圍施加隔離邏輯，這樣，不僅可以便于實現(xiàn)芯片的測試診斷，并且能夠提高硬核周圍相關(guān)信號的可控制性和可觀測性，以至提高整個soc片上邏輯的測試覆蓋性。該設(shè)計中采用了本發(fā)明的ip核測試隔離結(jié)構(gòu)，隔離接口邏輯如圖5所示。

除時鐘、復(fù)位以及掃描輸入/輸出引腳以外，嵌入式dsp硬核的每個輸入輸出引腳增加有掃描隔離單元，在ip的外圍形成了一條鏈長為581的隔離掃描鏈，在dsp硬核的測試模式下，隔離鏈控制信號wtest_en使能為‘1’，輸入mux邏輯選通外部管腳，可以實現(xiàn)從片外對內(nèi)嵌dsp硬核所有輸入信號的直接控制。當(dāng)對dsp硬核以外的soc片上邏輯進行掃描測試時，wtest_en信號也使能為‘1’，隔離邏輯mux選通隔離掃描鏈輸出，能夠?qū)崿F(xiàn)對其他相關(guān)聯(lián)模塊的輸入控制或輸出觀測；當(dāng)soc處于正常工作模式下，控制信號wtest_en＝‘0’，不影響功能信號的輸入輸出。通過該結(jié)構(gòu)的移位控制和捕獲操作，配合ip內(nèi)外的掃描結(jié)構(gòu)，利用較少的硬件開銷和簡單的測試接口，即實現(xiàn)了對ip硬核及頂層邏輯的測試激勵施加和測試響應(yīng)觀測。

由于隔離掃描鏈的存在，能夠?qū)崿F(xiàn)對嵌入式dsp硬核的控制和觀測，大大減少了芯片外部的訪問難度。測試模式下，對dsp硬核的測試訪問接口可以通過對其隔離環(huán)的相應(yīng)管腳與soc外部功能管腳進行復(fù)用得以實現(xiàn)。主要包括：jtag控制端口、掃描輸入(32個)、掃描輸出(32個)、隔離掃描輸入、隔離掃描輸出、測試時鐘、以及測試復(fù)位等。這樣，與dsp硬核的所有輸入輸出管腳相比，可以大幅降低dsp核測試模式下對外部管腳的需求。

在針對嵌入式dsp硬核外圍進行掃描測試時，將隔離掃描鏈與外部其他掃描鏈共同集成至同一個嵌入式測試壓縮結(jié)構(gòu)，在減少管腳開銷的同時，實現(xiàn)了對dsp硬核互連邏輯和外部邏輯的高覆蓋性測試。

增加測試隔離結(jié)構(gòu)后，整個soc的可測性設(shè)計實現(xiàn)了硬核內(nèi)外掃描測試的分離，并有效提高了硬核周圍邏輯的測試覆蓋性。下表是采用該隔離結(jié)構(gòu)前后芯片覆蓋率的對比情況：

可以看到，在本發(fā)明結(jié)構(gòu)實施后，芯片的測試覆蓋率和故障覆蓋率均得到了大幅提升，并且測試向量的數(shù)量也得以減少?；谠撓蛄浚覀冊趘93k測試平臺上成功實現(xiàn)了對該款soc電路ip硬核的外測試和內(nèi)測試，達(dá)到了預(yù)期的良好效果。

以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實施方式僅限于此，對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單的推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明由所提交的權(quán)利要求書確定專利保護范圍。