本發(fā)明屬于瞬時(shí)電壓測(cè)量領(lǐng)域，具體地涉及一種關(guān)于繼電器抖斷抖閉時(shí)間的測(cè)量方法。

背景技術(shù)：

繼電器觸點(diǎn)對(duì)抖斷抖閉時(shí)間的測(cè)量屬于瞬時(shí)電壓的測(cè)量。

該類測(cè)量系統(tǒng)的基本原理，根據(jù)有無(wú)數(shù)模轉(zhuǎn)換的過(guò)程可分為模擬法和數(shù)字法。

模擬法中，用已知的恒定電壓源激勵(lì)被測(cè)接觸對(duì)，通過(guò)放大并測(cè)量接觸對(duì)兩端電壓變化。為了達(dá)到較高的測(cè)試精度，就必須提高模擬過(guò)程轉(zhuǎn)換速率，同時(shí)克服外界干擾，由此帶來(lái)的電路成本大大提高，同時(shí)模擬過(guò)程也存在著非線性等問(wèn)題。

數(shù)字法中，通常將待測(cè)電壓信號(hào)轉(zhuǎn)換為瞬時(shí)脈沖信號(hào)，用時(shí)基信號(hào)的脈沖個(gè)數(shù)來(lái)表征被測(cè)電壓信號(hào)的脈沖寬度，較高的時(shí)鐘頻率，即可達(dá)到較高的分辨率，同時(shí)通過(guò)不同的測(cè)試方法與軟件算法提高測(cè)試精度。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明涉及一種關(guān)于繼電器抖斷抖閉時(shí)間的測(cè)量方法，屬于對(duì)傳統(tǒng)繼電器抖斷抖閉時(shí)間測(cè)試系統(tǒng)的一種改進(jìn)，能夠有效克服現(xiàn)有測(cè)試系統(tǒng)復(fù)雜、硬件電路繁瑣以及時(shí)間結(jié)果粗糙的不足之處。

具體地，本發(fā)明提供一種關(guān)于繼電器抖斷抖閉時(shí)間的測(cè)量裝置，其包括：激勵(lì)源及被激勵(lì)部件，信號(hào)調(diào)理部件和控制及顯示部件；

激勵(lì)源及被激勵(lì)部件包括恒壓源、負(fù)載電阻、待測(cè)觸點(diǎn)對(duì)和分壓電阻；其中恒壓源和分壓電阻串聯(lián)，分壓電阻為3個(gè)串聯(lián)的精密電阻，依次為第一電阻，第二電阻和第三電阻；恒壓源、負(fù)載電阻、待測(cè)觸點(diǎn)對(duì)3依次串聯(lián)，負(fù)載電阻為兩個(gè)并聯(lián)電阻，兩個(gè)并聯(lián)電阻分別與所述被測(cè)觸電對(duì)中的第一待測(cè)觸點(diǎn)對(duì)和第二待測(cè)觸點(diǎn)對(duì)串聯(lián)；

信號(hào)調(diào)理部件，包括閾值切換開關(guān)和高速比較器；其中所述高速比較器包括第一高速比較器和第二高速比較器，所述閾值切換開關(guān)的兩個(gè)輸入端分別與分壓電阻中的第二電阻兩端相連接，所述閾值切換開關(guān)的兩個(gè)輸出端分別與所述第一高速比較器的第一輸入端和所述第二高速比較器的第一輸入端相連接，所述閾值切換開關(guān)可以根據(jù)所述待測(cè)觸點(diǎn)對(duì)的狀態(tài)，將從分壓電阻得到第一閾值電壓u1和第二閾值電壓u2分別加載到所述第一高速比較器和所述第二高速比較器；所述第一高速比較器的第二輸入端位于負(fù)載電阻和第一待測(cè)觸點(diǎn)對(duì)之間，所述第二高速比較器第二輸入端位于負(fù)載電阻和第二待測(cè)觸點(diǎn)對(duì)之間；

控制及顯示部件，包括fpga、報(bào)警裝置以及顯示模塊；所述fpga分別與所述第一高速比較器、所述第二高速比較器、閾值切換開關(guān)、待測(cè)觸點(diǎn)對(duì)、報(bào)警裝置和顯示模塊相連接，所述fpga對(duì)繼電器轉(zhuǎn)換觸點(diǎn)對(duì)抖斷抖閉時(shí)間進(jìn)行測(cè)量，報(bào)警裝置在抖斷時(shí)間超過(guò)10μs或抖閉時(shí)間超過(guò)1μs時(shí)進(jìn)行報(bào)警；所述fpga對(duì)所述短脈沖信號(hào)寬度進(jìn)行測(cè)量，所述顯示模塊顯示相關(guān)時(shí)間并進(jìn)行記錄；所述fpga通過(guò)一個(gè)i/o口控制繼電器動(dòng)作，使其內(nèi)部所述待測(cè)觸點(diǎn)對(duì)完成轉(zhuǎn)換；所述fpga通過(guò)一個(gè)i/o口控制閾值切換開關(guān)動(dòng)作，所述fpga自動(dòng)根據(jù)所述待測(cè)觸點(diǎn)對(duì)狀態(tài)，調(diào)整為測(cè)試低電平信號(hào)脈沖寬度或高電平信號(hào)脈沖寬度。

具體地，本發(fā)明還提供一種關(guān)于繼電器抖斷抖閉時(shí)間的測(cè)量方法，其步驟如下：

由恒壓源對(duì)成串聯(lián)連接的負(fù)載電阻和待測(cè)觸點(diǎn)對(duì)進(jìn)行激勵(lì)，所述負(fù)載電阻包括并聯(lián)的第一電阻和第二電阻，所述第一電阻與所述待測(cè)觸電對(duì)中的第一待測(cè)觸點(diǎn)對(duì)串聯(lián)，所述第二電阻與所述待測(cè)觸電對(duì)中的第二待測(cè)觸點(diǎn)對(duì)串聯(lián)；并且所述恒壓源對(duì)于成串聯(lián)關(guān)系的分壓電阻進(jìn)行激勵(lì)，獲得第一閾值電壓u1和第二閾值電壓u2；

由fpga控制閾值切換開關(guān)，根據(jù)所述待測(cè)觸點(diǎn)對(duì)的狀態(tài)，將所述第一閾值電壓u1和所述第二閾值電壓u2分別加載到第一高速比較器或第二高速比較器上，所述第一待測(cè)觸點(diǎn)對(duì)的第一電壓信號(hào)uc1經(jīng)所述第一高速比較器與所述第一閾值電壓u1做比較，所述第二待測(cè)觸點(diǎn)對(duì)的第二電壓信號(hào)uc2經(jīng)所述第二高速比較器與所述第二閾值電壓u2做比較；

所述第一待測(cè)觸點(diǎn)對(duì)或所述第二待測(cè)觸點(diǎn)對(duì)發(fā)生抖斷抖閉時(shí)，所述第一待測(cè)觸點(diǎn)對(duì)的第一電壓信號(hào)uc1經(jīng)所述第一高速比較器輸出為規(guī)則的第一短脈沖信號(hào)，或所述第二待測(cè)觸點(diǎn)對(duì)的第二電壓信號(hào)uc2經(jīng)所述第二高速比較器輸出為規(guī)則的第二短脈沖信號(hào)；

fpga接收到所述第一短脈沖信號(hào)或所述第二短脈沖信號(hào)，根據(jù)所述fpga的時(shí)基信號(hào)粗測(cè)脈沖寬度，同時(shí)利用內(nèi)插算法獲得抖斷抖閉時(shí)間。

優(yōu)選的，當(dāng)所述第一待測(cè)觸點(diǎn)對(duì)為常開，所述第二待測(cè)觸點(diǎn)對(duì)為常閉時(shí)：由所述fpga控制所述閾值切換開關(guān)將所述第一閾值電壓u1加載到所述第一高速比較器上，將所述第二閾值電壓u2加載到所述第二高速比較器上；所述第一待測(cè)觸點(diǎn)對(duì)的第一電壓信號(hào)uc1經(jīng)所述第一高速比較器與所述第一閾值電壓u1做比較，當(dāng)所述第一待測(cè)觸點(diǎn)對(duì)的第一電壓信號(hào)uc1高于所述第一閾值電壓u1時(shí)，所述第一高速比較器輸出低電平信號(hào)；所述第二待測(cè)觸點(diǎn)對(duì)的第二電壓信號(hào)uc2經(jīng)所述第二高速比較器與所述第二閾值電壓u2做比較，當(dāng)所述第二待測(cè)觸點(diǎn)對(duì)的第二電壓信號(hào)uc2低于所述第二閾值電壓u2時(shí)，所述第二高速比較器輸出低電平信號(hào)；當(dāng)繼電器所述第一待測(cè)觸點(diǎn)對(duì)發(fā)生抖閉，或繼電器所述第二待測(cè)觸點(diǎn)對(duì)發(fā)生抖斷時(shí)，所述fpga測(cè)試所述第一短脈沖信號(hào)或所述第二短脈沖信號(hào)的高電平信號(hào)脈沖寬度。

優(yōu)選的，當(dāng)所述第一待測(cè)觸點(diǎn)對(duì)為常閉，所述第二待測(cè)觸點(diǎn)對(duì)為常開時(shí)：由所述fpga控制所述閾值切換開關(guān)將所述第一閾值電壓u1加載到所述第二高速比較器上，將所述第二閾值電壓u2加載到所述第一高速比較器上；所述第一待測(cè)觸點(diǎn)對(duì)的第一電壓信號(hào)uc1經(jīng)所述第一高速比較器與所述第二閾值電壓u2做比較，使得所述第一待測(cè)觸點(diǎn)對(duì)的第一電壓信號(hào)uc1低于所述第二閾值電壓u2時(shí)，所述第一高速比較器輸出高電平信號(hào)；所述第二待測(cè)觸點(diǎn)對(duì)的第二電壓信號(hào)uc2經(jīng)第二高速比較器與所述第一閾值電壓u1做比較，使得所述第二待測(cè)觸點(diǎn)對(duì)的第二電壓信號(hào)uc2高于所述第一閾值電壓u1時(shí)，所述第二高速比較器輸出高電平信號(hào)；當(dāng)繼電器所述第一待測(cè)觸點(diǎn)對(duì)發(fā)生抖斷，或繼電器所述第二待測(cè)觸點(diǎn)對(duì)發(fā)生抖閉時(shí)，所述fpga測(cè)試所述第一短脈沖信號(hào)或所述第二短脈沖信號(hào)的低電平信號(hào)脈沖寬度。

優(yōu)選的，所述內(nèi)插算法是調(diào)用并配置fpga鎖相環(huán)宏模塊產(chǎn)生3個(gè)時(shí)鐘且一次移相120°，組成內(nèi)插時(shí)鐘。

優(yōu)選的，所述fpga和報(bào)警裝置相連接，用于對(duì)抖斷時(shí)間超過(guò)10μs或抖閉時(shí)間超過(guò)1μs進(jìn)行報(bào)警。

優(yōu)選的，所述fpga對(duì)所述第一短脈沖信號(hào)或第二短脈沖信號(hào)寬度進(jìn)行測(cè)量，將時(shí)間顯示并記錄在顯示模塊上。

優(yōu)選的，所述fpga通過(guò)一個(gè)i/o口控制繼電器動(dòng)作，使繼電器內(nèi)部所述待測(cè)觸點(diǎn)對(duì)完成轉(zhuǎn)換，以便進(jìn)行下一個(gè)測(cè)量。

優(yōu)選的，繼電器內(nèi)部所述待測(cè)觸點(diǎn)對(duì)完成轉(zhuǎn)換后，所述fpga通過(guò)一個(gè)i/o口控制閾值切換開關(guān)動(dòng)作，完成所述第一高速比較器和所述第二高速比較器閾值電壓的自動(dòng)調(diào)整，所述fpga也自動(dòng)根據(jù)所述待測(cè)觸點(diǎn)對(duì)狀態(tài)，調(diào)整為測(cè)試低電平信號(hào)脈沖寬度或高電平信號(hào)脈沖寬度。

優(yōu)選的，所述恒壓源為6v恒壓源，當(dāng)對(duì)所述負(fù)載電阻和待測(cè)觸點(diǎn)對(duì)進(jìn)行激勵(lì)時(shí)，激勵(lì)電流的大小都為100ma；同時(shí)所述第一閾值電壓u1為5.4v，所述第二閾值電壓u2為0.6v。

附圖說(shuō)明：

圖1為本發(fā)明所涉及的繼電器抖斷抖閉時(shí)間測(cè)量系統(tǒng)原理框圖。

具體實(shí)施方式

如圖1所示，現(xiàn)場(chǎng)可編程邏輯門陣列fpga7為整個(gè)繼電器抖斷抖閉時(shí)間測(cè)量系統(tǒng)的核心，由其測(cè)量并計(jì)算抖斷抖閉時(shí)間，并通過(guò)i/o口控制閾值切換開關(guān)5調(diào)節(jié)閾值電壓，同時(shí)擴(kuò)展了報(bào)警裝置8和顯示模塊9。

由恒壓源1對(duì)成串聯(lián)關(guān)系的負(fù)載電阻2和待測(cè)觸點(diǎn)對(duì)3進(jìn)行激勵(lì)，恒壓源1選用6v恒壓源，激勵(lì)電流i的大小都為100ma。負(fù)載電阻2由兩個(gè)并聯(lián)電阻組成，待測(cè)觸點(diǎn)對(duì)3由第一待測(cè)觸點(diǎn)對(duì)31和第二待測(cè)觸點(diǎn)對(duì)32組成，負(fù)載電阻2的兩個(gè)并聯(lián)電阻分別與第一待測(cè)觸點(diǎn)對(duì)31和第二待測(cè)觸點(diǎn)對(duì)32串聯(lián)。

由恒壓源1對(duì)成串聯(lián)關(guān)系的分壓電阻4進(jìn)行激勵(lì)，分壓電阻為3個(gè)串聯(lián)的精密電阻，依次為第一電阻、第二電阻和第三電阻，通過(guò)第二電阻兩端得到第一閾值電壓u1的大小為5.4v和第二閾值電壓u2的大小為0.6v。第一閾值電壓u1和第二閾值電壓u2經(jīng)過(guò)閾值切換開關(guān)5分別加載到第一高速比較器61的第一輸入端和第二高速比較器62的第一輸入端。第一高速比較器61的第二輸入端位于負(fù)載電阻2和第一待測(cè)觸點(diǎn)對(duì)31之間，用于輸入第一待測(cè)觸點(diǎn)對(duì)的第一電壓信號(hào)uc1；第二高速比較器62的第二輸入端位于負(fù)載電阻2和第二待測(cè)觸點(diǎn)對(duì)32之間，用于輸入第二待測(cè)觸點(diǎn)對(duì)32的第二電壓信號(hào)uc2。當(dāng)?shù)谝淮郎y(cè)觸點(diǎn)對(duì)31為常開，第二待測(cè)觸點(diǎn)對(duì)32為常閉時(shí)：

由fpga7控制閾值切換開關(guān)5將第一閾值電壓u1加載到第一高速比較器61上，將第二閾值電壓u2加載到第二高速比較器62上。繼電器處于穩(wěn)定狀態(tài)下時(shí)，第一待測(cè)觸點(diǎn)對(duì)31的第一電壓信號(hào)uc1的大小為6v，第二待測(cè)觸點(diǎn)對(duì)32的第二電壓信號(hào)uc2的大小為0v，待測(cè)觸點(diǎn)對(duì)3兩端的電壓信號(hào)經(jīng)高速比較器6與閾值電壓做比較，高速比較器6中的第一高速比較器61與第二高速比較器62輸出邏輯相反。第一待測(cè)觸點(diǎn)對(duì)31的第一電壓信號(hào)uc1經(jīng)第一高速比較器61與第一閾值電壓u1做比較，當(dāng)?shù)谝淮郎y(cè)觸點(diǎn)對(duì)31的第一電壓信號(hào)uc1高于第一閾值電壓u1時(shí)，第一高速比較器61輸出低電平信號(hào)；第二待測(cè)觸點(diǎn)對(duì)32的第二電壓信號(hào)uc2經(jīng)第二高速比較器62與第二閾值電壓u2做比較，當(dāng)?shù)诙郎y(cè)觸點(diǎn)對(duì)32的第二電壓信號(hào)uc2低于第二閾值電壓u2時(shí)，第二高速比較器62輸出低電平信號(hào)；

當(dāng)外界振動(dòng)等因素引起繼電器第一待測(cè)觸點(diǎn)對(duì)31發(fā)生抖閉，導(dǎo)致第一待測(cè)觸點(diǎn)對(duì)31的第一電壓信號(hào)uc1低于第一閾值電壓u1，此時(shí)第一待測(cè)觸點(diǎn)對(duì)31兩端的不規(guī)則瞬時(shí)電壓信號(hào)經(jīng)過(guò)第一高速比較器61，輸出為規(guī)則的短脈沖信號(hào)；當(dāng)外界振動(dòng)等因素引起繼電器第二待測(cè)觸點(diǎn)對(duì)32發(fā)生抖斷，導(dǎo)致第二待測(cè)觸點(diǎn)對(duì)32的第二電壓信號(hào)uc2高于第二閾值電壓u2，此時(shí)第二待測(cè)觸點(diǎn)對(duì)32兩端的不規(guī)則瞬時(shí)電壓信號(hào)經(jīng)過(guò)第二高速比較器62，輸出規(guī)則的短脈沖信號(hào)。

短脈沖信號(hào)傳輸至fpga7，根據(jù)fpga7的時(shí)基信號(hào)，采用直接計(jì)數(shù)法，用時(shí)基信號(hào)的脈沖個(gè)數(shù)來(lái)表征被測(cè)電壓信號(hào)的脈沖寬度，fpga7測(cè)試短脈沖信號(hào)的高電平信號(hào)脈沖寬度。

當(dāng)?shù)谝淮郎y(cè)觸點(diǎn)對(duì)31為常閉，第二待測(cè)觸點(diǎn)對(duì)32為常開時(shí):

由fpga7控制閾值切換開關(guān)5將第一閾值電壓u1加載到第二高速比較器62上，將第二閾值電壓u2加載到第一高速比較器61上。繼電器處于穩(wěn)定狀態(tài)下時(shí)，第一待測(cè)觸點(diǎn)對(duì)31的第一電壓信號(hào)uc1的大小為0v，第二待測(cè)觸點(diǎn)對(duì)32的第二電壓信號(hào)uc2的大小為6v，待測(cè)觸點(diǎn)對(duì)3兩端的電壓信號(hào)經(jīng)高速比較器6與閾值電壓做比較，高速比較器6中的第一高速比較器61與第二高速比較器62輸出邏輯相反。第一待測(cè)觸點(diǎn)對(duì)31的第一電壓信號(hào)uc1經(jīng)第一高速比較器61與第二閾值電壓u2做比較，當(dāng)?shù)谝淮郎y(cè)觸點(diǎn)對(duì)32的第一電壓信號(hào)uc1低于第二閾值電壓u2時(shí)，第一高速比較器61輸出高電平信號(hào)；第二待測(cè)觸點(diǎn)對(duì)32的第二電壓信號(hào)uc2經(jīng)第二高速比較器62與第一閾值電壓u1做比較，當(dāng)?shù)诙郎y(cè)觸點(diǎn)對(duì)32的第二電壓信號(hào)uc2高于第一閾值電壓u1時(shí)，第二高速比較器62輸出高電平信號(hào)；

當(dāng)外界振動(dòng)等因素引起繼電器第一待測(cè)觸點(diǎn)對(duì)31發(fā)生抖斷，導(dǎo)致第一待測(cè)觸點(diǎn)對(duì)的第一電壓信號(hào)uc1高于第二閾值電壓u2，此時(shí)第一待測(cè)觸點(diǎn)對(duì)31兩端的不規(guī)則瞬時(shí)電壓信號(hào)經(jīng)第一高速比較器61，輸出規(guī)則的短脈沖信號(hào)；當(dāng)外界振動(dòng)等因素引起繼電器第二待測(cè)觸點(diǎn)對(duì)32發(fā)生抖閉，導(dǎo)致第二待測(cè)觸點(diǎn)對(duì)32的第二電壓信號(hào)uc2電壓低于于第一閾值電壓u1，此時(shí)第二待測(cè)觸點(diǎn)對(duì)32兩端的不規(guī)則瞬時(shí)電壓信號(hào)經(jīng)第二高速比較器62，輸出規(guī)則的短脈沖信號(hào)。

短脈沖信號(hào)傳輸至fpga7，根據(jù)fpga7的時(shí)基信號(hào)，采用直接計(jì)數(shù)法，用時(shí)基信號(hào)的脈沖個(gè)數(shù)來(lái)表征被測(cè)電壓信號(hào)的脈沖寬度，fpga7測(cè)試所述短脈沖信號(hào)的低電平信號(hào)脈沖寬度。

雖然采用直接計(jì)數(shù)法已經(jīng)可以初步測(cè)試出抖斷抖閉時(shí)間，但對(duì)于上限為1us抖閉時(shí)間的測(cè)試還存在一定的誤差，因此還需對(duì)其進(jìn)行進(jìn)一步的細(xì)化。為此調(diào)用并配置fpga7鎖相環(huán)宏模塊產(chǎn)生3個(gè)時(shí)鐘且一次移相120°，組成內(nèi)插時(shí)鐘，利用內(nèi)插法可進(jìn)一步提高測(cè)試精度，與直接計(jì)數(shù)法測(cè)量結(jié)果對(duì)比，可以將測(cè)量誤差縮小6倍。

fpga7還外擴(kuò)了報(bào)警裝置8，對(duì)于測(cè)量結(jié)果，當(dāng)抖斷時(shí)間超過(guò)10μs或抖閉時(shí)間超過(guò)1μs，fpga7控制報(bào)警裝置8進(jìn)行報(bào)警，同時(shí)將時(shí)間顯示并記錄在顯示模塊9上，向操作者提供被測(cè)結(jié)果。

當(dāng)繼電器一次抖斷抖閉時(shí)間的測(cè)量完成后，fpga7通過(guò)i/o口控制繼電器動(dòng)作，使繼電器內(nèi)部待測(cè)觸點(diǎn)對(duì)3完成轉(zhuǎn)換，然后fpga7自動(dòng)根據(jù)待測(cè)觸點(diǎn)對(duì)3的狀態(tài)，通過(guò)i/o口控制閾值切換開關(guān)5，來(lái)完成第一高速比較器61和第二高速比較器62閾值電壓的自動(dòng)調(diào)整，fpga7也自動(dòng)根據(jù)待測(cè)觸點(diǎn)對(duì)3的狀態(tài)，調(diào)整為測(cè)試低電平信號(hào)脈沖寬度或高電平信號(hào)脈沖寬度。從而可以利用同樣的硬件電路，完成下一次測(cè)量。

最后應(yīng)說(shuō)明的是：以上所述的各實(shí)施例僅用于說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或全部技術(shù)特征進(jìn)行等同替換；而這些修改或替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。