本實用新型涉及儀表計量領域，特別涉及一種基于FPGA（現(xiàn)場可編程門陣列）的雷電能量計算電路。

背景技術：

雷擊是一種古老而常見的自然現(xiàn)象，其本質是空間帶電云層之間或者帶電云層與地面物體之間的放電，雷電蘊藏著巨大的能量，雷擊直接發(fā)生時的電壓極高，雷擊核心會產生極大的放電電流，直擊雷的直接破壞力及其對人類的傷害是總所周知的，因而對雷電的檢測和防護現(xiàn)在已經變得越來越重要。

目前，設計和安裝防雷設施成為防雷減災中的常見方法，所以對作用于防雷設施的雷電流，電壓，以及能量的采集和計算，對于雷電的研究、分析雷電災害事故、尤其對防雷設施的維護均具有十分重要的意義。

因而現(xiàn)有技術還有待改進和提高。

技術實現(xiàn)要素：

鑒于上述現(xiàn)有技術的不足之處，本實用新型的目的在于提供一種基于FPGA的雷電能量計算電路，可采集并計算雷電的電壓和電流值。

為了達到上述目的，本實用新型采取了以下技術方案：

一種基于FPGA的雷電能量計算電路，所述電路包括電壓互感器、電流互感器、第一ADC模塊、第二ADC模塊和FPGA模塊，所述電壓互感器將雷電的電壓按比例降壓經第一ADC模塊進行電壓采集后，輸出給所述FPGA模塊進行電壓有效值計算；所述電流互感器將雷電的電流按比例降流，經第二ADC模塊進行電流采集后，輸出給所述FPGA模塊進行電流有效值計算。

具體的，所述第一ADC模塊包括第一電阻、第二電阻、第三電阻、第一運算放大器、第一電容、第二電容和第一模數(shù)轉換器，所述第一電阻的一端連接所述電壓互感器，所述第一電阻的另一端通過所述第二電阻接地，也連接所述第一運算放大器的正輸入端，所述第一運算放大器的負輸入端連接第一運算放大器的正輸入端，所述第一運算放大器的負輸入端連接第一運算放大器的輸出端和所述第三電阻的一端，所述第三電阻的另一端連接所述第一模數(shù)轉換器的VIN端、也通過第一電容接地，所述第一模數(shù)轉換器的GND端和EPAD端均接地，所述第一模數(shù)轉換器的VDD端連接+A3.3V供電端，所述第一模數(shù)轉換器的REGCAP端通過所述第二電容接地，所述第一模數(shù)轉換器的SDO端、SCLK端、端和端均連接所述FPGA模塊。

具體的，所述第二ADC模塊包括第四電阻、第五電阻、第六電阻、第二運算放大器、第三電容、第四電容和第二模數(shù)轉換器，所述第四電阻的一端連接所述電流互感器，所述第四電阻的另一端通過所述第五電阻接地，也連接所述第二運算放大器的正輸入端，所述第二運算放大器的負輸入端連接第二運算放大器的輸出端和所述第六電阻的一端，所述第六電阻的另一端連接所述第二模數(shù)轉換器的VIN端、也通過第三電容接地，所述第二模數(shù)轉換器的GND端和EPAD端均接地，所述第二模數(shù)轉換器的VDD端連接+A3.3V供電端，所述第二模數(shù)轉換器的REGCAP端通過所述第四電容接地，所述第二模數(shù)轉換器的SDO端、SCLK端、端和端均連接所述FPGA模塊。

進一步地，所述述FPGA模塊包括FPGA芯片、第七電阻、第八電阻、第九電阻、第十電阻和存儲器，所述FPGA芯片的IO_L62N_D6_2D6端連接所述第一模數(shù)轉換器的端，所述FPGA芯片的IO_L64N_D9_2端連接所述第一模數(shù)轉換器的SDO端，所述FPGA芯片的IO_L64P_D8_2端連接所述第一模數(shù)轉換器的SCLK端，所述FPGA芯片的IO_L62P_D5_2端連接所述第一模數(shù)轉換器的端，所述FPGA芯片的IO_L48N_RDWR_B_VREF_2端連接所述第二模數(shù)轉換器的端，所述FPGA芯片的IO_49N_D4_2端連接所述第二模數(shù)轉換器的SDO端，所述FPGA芯片的IO_L49P_D3_2端連接所述第二模數(shù)轉換器的SCLK端，所述FPGA芯片的IO_L48P_D7_2端連接所述第二模數(shù)轉換器的端，所述FPGA芯片的IO_L1P_CCLK_2端通過所述第七電阻連接所述存儲器的SCK端，所述FPGA芯片的IO_L3P_D0_D1N_MISO_MISO1_2端連接所述存儲器的SO/DQ1端，所述FPGA芯片的IO_L3N_MOSI_CSI_B_MISO0_2端連接所述存儲器的SI/DQ0端，所述FPGA芯片的IO_L12P_D1_MISO2_2端連接所述存儲器的/DQ2端，也通過所述第八電阻連接+3.3V供電端，所述FPGA芯片的IO_L12N_D2_MISO3_2端連接所述存儲器的HOLD/DQ3端，也通過所述第九電阻連接+3.3V供電端，所述存儲器的端通過所述第十電阻連接+3.3V供電端，所述存儲器的GND端接地。

具體的，所述第一運算放大器和第二運算放大器的型號均為LMV358。

具體的，所述第一模數(shù)轉換器和第二模數(shù)轉換器的型號均為AD7091。

具體的，所述FPGA芯片的型號為XC6SLX9-2TQG144C。

具體的，所述存儲器的型號為W25Q64。

相較于現(xiàn)有技術，本實用新型提供的基于FPGA的雷電能量計算電路，通過利用電壓互感器對雷電的電壓進行降壓處理并經第一ADC模塊進行電壓采集后，由FPGA模塊進行電壓有效值計算；通過利用電流互感器對雷電的電流進行降流處理并經第一ADC模塊進行電流采集后，由FPGA模塊進行電流有效值計算，實現(xiàn)了雷電電壓和電流的采集和計算，從而計算出雷電的功率和能量，對于雷電的研究、分析雷電災害事故、尤其對防雷設施的監(jiān)控和維護均具有十分重要的意義。

附圖說明

圖1為本實用新型所提供的基于FPGA的雷電能量計算電路的結構框圖。

圖2為本實用新型所提供的基于FPGA的雷電能量計算電路中，所述第一ADC模塊的電路原理圖。

圖3為本實用新型所提供的基于FPGA的雷電能量計算電路中，所述第二ADC模塊的電路原理圖。

圖4為本實用新型所提供的基于FPGA的雷電能量計算電路中，所述FPGA模塊的電路原理圖。

具體實施方式

本實用新型提供一種基于FPGA的雷電能量計算電路，能采集并計算雷電的電壓和電流值，從而計算出雷電的功率和能量。

為使本實用新型的目的、技術方案及效果更加清楚、明確，以下參照附圖并舉實施例對本實用新型進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本實用新型，并不用于限定本實用新型。

請參閱圖1，本實用新型提供的一種基于FPGA的雷電能量計算電路，包括電壓互感器10、電流互感器20、第一ADC模塊30、第二ADC模塊40和FPGA模塊50，所述電壓互感器10通過所述第一ADC模塊30連接所述FPGA模塊50，所述電流互感器20通過所述第二ADC模塊40連接所述FPGA模塊50。

具體實施時，所述電壓互感器10將雷電的電壓按比例降壓，經第一ADC模塊30進行電壓采集后，輸出給所述FPGA模塊50進行電壓有效值計算；所述電流互感器20將雷電的電流按比例降流，經第二ADC模塊進行電流采集后，輸出給所述FPGA模塊50進行電流有效值計算。

具體的，本實施例對電壓互感器10和電流互感器20的倍率不作限制，具體實施時可根據(jù)實際情況選擇。

進一步地，請參閱圖2，所述第一ADC模塊30包括第一電阻R1、第二電阻R2、第三電阻R3、第一運算放大器U1、第一電容C1、第二電容C2和第一模數(shù)轉換器ADC1，所述第一電阻R1、第二電阻R2為放大比例因子，第三電阻R3為限流電阻；所述第一運算放大器U1的型號為LMV358，其為軌到軌的運算放大器，可實現(xiàn)電位在從負電源到正電源的整個區(qū)間變化，使得電壓互感器10的輸出阻抗與第一模數(shù)轉換器ADC1的輸入阻抗實現(xiàn)匹配；所述第一電容C1和第二電容C2均起過濾抗干擾的作用；所述第一模數(shù)轉換器ADC1的型號為AD7091，具有高速串口接口（SPI），用于將電路中的模擬信號轉換為數(shù)字信號。

具體實施時，所述第一電阻R1的一端連接所述電壓互感器10，所述第一電阻R1的另一端通過所述第二電阻R2接地，也連接所述第一運算放大器U1的正輸入端，所述第一運算放大器U1的負輸入端連接第一運算放大器U1的輸出端和所述第三電阻R3的一端，所述第三電阻R3的另一端連接所述第一模數(shù)轉換器ADC1的VIN端、也通過第一電容C1接地，所述第一模數(shù)轉換器ADC1的GND端和EPAD端均接地，所述第一模數(shù)轉換器ADC1的VDD端連接+A3.3V供電端，所述第一模數(shù)轉換器ADC1的REGCAP端通過所述第二電容C2接地，所述第一模數(shù)轉換器ADC1的SDO端、SCLK端、端和端均連接所述FPGA模塊。

請繼續(xù)參閱圖3，所述第二ADC模塊40包括第四電阻R4、第五電阻R5、第六電阻R6、第二運算放大器U2、第三電容C3、第四電容C4和第二模數(shù)轉換器ADC2，所述第四電阻R4、第五電阻R5為放大比例因子，，第六電阻R6為限流電阻；所述第二運算放大器U2的型號為LMV358，其為軌到軌的運算放大器，可實現(xiàn)電位在從負電源到正電源的整個區(qū)間變化，使得電流互感器20的輸出阻抗與第二模數(shù)轉換器ADC2的輸入阻抗實現(xiàn)匹配；所述第三電容C3和第四電容C4均起過濾抗干擾的作用；所述第二模數(shù)轉換器ADC2的型號為AD7091，具有高速串口接口（SPI），用于將電路中的模擬信號轉換為數(shù)字信號。

具體實施時，所述第四電阻R4的一端連接所述電流互感器20，所述第四電阻R4的另一端通過所述第五電阻R5接地，也連接所述第二運算放大器U2的正輸入端，所述第二運算放大器U2的負輸入端連接第二運算放大器U2的輸出端和所述第六電阻R6的一端，所述第六電阻R6的另一端連接所述第二模數(shù)轉換器ADC2的VIN端、也通過第三電容C3接地，所述第二模數(shù)轉換器ADC2的GND端和EPAD端均接地，所述第二模數(shù)轉換器ADC2的VDD端連接+A3.3V供電端，所述第二模數(shù)轉換器ADC2的REGCAP端通過所述第四電容C4接地，所述第二模數(shù)轉換器ADC2的SDO端、SCLK端、端和CNOVST端均連接所述FPGA模塊。

進一步地，請參閱圖4，所述FPGA模塊包括FPGA芯片U3、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10和存儲器U4，所述FPGA芯片U3的型號為XC6SLX9-2TQG144C，用于管理和讀取第一模數(shù)轉換器ADC1和第二模數(shù)轉換器ADC2采集的數(shù)據(jù)，并計算雷電的電壓和電流的有效值，進一步計算雷電的功率和能量，其計算程序為現(xiàn)有的計算程序，并已固化在FPGA芯片中，并不是本實用新型保護點；所述第七電阻R7為限流電阻，第八電阻R8、第九電阻R9和第十電阻R10為上拉電阻，所述存儲器U4的型號為W25Q64，其為FPGA芯片的外部存儲器，用于存儲FPGA程序。

具體實施時，所述FPGA芯片U3的IO_L62N_D6_2端（如FPGA芯片U3的第43腳）連接所述第一模數(shù)轉換器ADC1的端，所述FPGA芯片U3的IO_L64N_D9_2端連接所述第一模數(shù)轉換器ADC1的SDO端，所述FPGA芯片U3的IO_L64P_D8_2端連接所述第一模數(shù)轉換器ADC1的SCLK端，所述FPGA芯片U3的IO_L62P_D5_2端連接所述第一模數(shù)轉換器ADC1的端，所述FPGA芯片U3的IO_L48N_RDWR_B_VREF_2端連接所述第二模數(shù)轉換器ADC2的端，所述FPGA芯片U3的IO_49N_D4_2端連接所述第二模數(shù)轉換器ADC2的SDO端，所述FPGA芯片U3的IO_L49P_D3_2端連接所述第二模數(shù)轉換器ADC2的SCLK端，所述FPGA芯片U3的IO_L48P_D7_2端連接所述第二模數(shù)轉換器ADC2的端，所述FPGA芯片U3的IO_L1P_CCLK_2端通過所述第七電阻R7連接所述存儲器U4的SCK端，所述FPGA芯片U3的IO_L3P_D0_D1N_MISO_MISO1_2端連接所述存儲器U4的SO/DQ1端，所述FPGA芯片U3的IO_L3N_MOSI_CSI_B_MISO0_2端連接所述存儲器U4的SI/DQ0端，所述FPGA芯片U3的IO_L12P_D1_MISO2_2端連接所述存儲器U4的/DQ2端，也通過所述第八電阻R8連接+3.3V供電端，所述FPGA芯片U3的IO_L12N_D2_MISO3_2端連接所述存儲器U4的HOLD/DQ3端，也通過所述第九電阻R9連接+3.3V供電端，所述存儲器U4的端通過所述第十電阻R10連接+3.3V供電端，所述存儲器U4的GND端接地。

具體計算電壓有效值（RMS）時，將第一模數(shù)轉換器ADC1輸出的電壓值乘以電壓互感器的倍率得到D，并利用采集到的N個瞬態(tài)采樣值Dn進行計算，具體計算公式如下：

所述電流有效值計算過程與電壓有效值的計算過程類似，在此不再贅述。

進一步地，所述FPGA還具有校準功能，在計算了電壓有效值與電流有效值后，將得出的電壓有效值與電流有效值，放入 “電壓偏移量”和“電流偏移量”寄存器。將兩個值會加入測量結果，以消除偏移量的誤差。

所述雷電的功率由電壓有效值和電流有效值相乘得到，所述雷電的功率與雷電作用的時間相乘即可得到雷電的能量，雷電的功率計算公式如下：

在進行電壓有效值計算時，將電壓互感器1輸出的N個瞬態(tài)電壓值分別乘以電壓互感器的倍率得到Dn，將所有Dn平方得到Dn2，再將得到的所有Dn2相加并除以N得到Dn2的平均值，將Dn2開根號，得到Dn1，將Dn1加上電壓偏移量得到電壓有效值Vrms。

在進行電流有效值計算時，計算方法與電壓有效值計算方法類似，在此不再贅述。

將電壓有效值Vrms與電流有效值Irms相乘，即得到雷電的有功功率P。

為了更好的理解本實用新型，以下結合圖1、圖2、圖3和圖4舉一實施例對本實用新型作進一步說明：

首先，采集雷電，雷電在經過電壓互感器10后，電壓互感器10對雷電的電壓進行降壓處理，并輸出給第一ADC模塊30進行電壓采集，第一模數(shù)轉換器ADC1將電壓信號轉換為數(shù)字信號，發(fā)送給FPGA模塊50進行電壓有效值計算。

同時，雷電在經過電流互感器20后，電流互感器20對雷電的電流進行降流處理，并輸出給第二ADC模塊40進行電流采集，第二模數(shù)轉換器ADC2將電流信號轉換為數(shù)字信號，發(fā)送給FPGA模塊50進行電流有效值計算。

FPGA芯片根據(jù)計算的電壓有效值和電流有效值計算出雷電的功率，進一步地，將功率與雷電作用的時間即可得出雷電的能量。

綜上所述，本實用新型提供的基于FPGA的雷電能量計算電路，能實現(xiàn)對雷電的電壓和電流的采集和計算，從而進一步計算出雷電的功率和能量，對于雷電的研究、分析雷電災害事故、尤其對防雷設施的監(jiān)控和維護均具有十分重要的意義。

可以理解的是，對本領域普通技術人員來說，可以根據(jù)本實用新型的技術方案及其實用新型構思加以等同替換或改變，而所有這些改變或替換都應屬于本實用新型所附的權利要求的保護范圍。