本實用新型涉及一種電路系統(tǒng)，特別涉及一種列車輪對踏面相控陣超聲波在線探傷電路系統(tǒng)。

背景技術(shù)：

目前，列車輪對作為承載列車運行的重要部件，在列車運行時，受撞擊、循環(huán)應力、摩擦、高低溫等影響，易產(chǎn)生裂紋、剝離、擦傷等傷損現(xiàn)象。在這些傷損中，裂紋缺陷危害最為嚴重，一旦裂紋深度超過6mm，列車輪對則面臨迅速崩裂的危險。最初，通過用錘子敲擊車輪聽其聲音有無異常的方法來判斷車輪內(nèi)部有無缺陷，這種方法操作簡單，但漏檢、誤檢率高。為了減少因漏檢而導致的列車事故損失，研究出了將輪對拆卸后進行探傷的方法，包括渦流探傷法、壓電超聲探傷法等，這些方法能夠準確地檢測出輪對踏面?zhèn)麚p，但其需要對輪對進行拆裝，檢測效率低。采用基于現(xiàn)場可編程門陳列(FPGA)的控制及數(shù)據(jù)采集電路，實現(xiàn)裝置的控制、數(shù)據(jù)采集、傳輸?shù)裙δ?；通過上位機對探傷數(shù)據(jù)進行處理、顯示。

技術(shù)實現(xiàn)要素：

本實用新型所要解決的技術(shù)問題是：提供一種列車輪對踏面相控陣超聲波在線探傷電路系統(tǒng)，能用相控陣超聲波對列車輪對踏面在線探傷。

本實用新型解決其技術(shù)問題所采用的技術(shù)方案是：本實用新型由相控陣超聲波探頭匹配電路、功率放大電路、控制電路、低噪聲放大電路、第一數(shù)據(jù)采集電路、輪對、觸發(fā)控制模塊電路、發(fā)射接收控制模塊電路、第二數(shù)據(jù)采集電路、列車速度測量電路、電源電路、電源管理電路、數(shù)據(jù)通信接口模塊電路、FPGA電路板、相控陣超聲波探頭、USB接口電路和上位機組成，其特征是：相控陣超聲波探頭和相控陣超聲波探頭匹配電路相連，相控陣超聲波探頭匹配電路和功率放大電路、低噪聲放大電路相連，功率放大電路和控制電路相連，低噪聲放大電路和第一數(shù)據(jù)采集電路相連，控制電路、第一數(shù)據(jù)采集電路分別和FPGA電路板內(nèi)的發(fā)射接收控制模塊電路相連，第一數(shù)據(jù)采集電路和FPGA電路板內(nèi)的第二數(shù)據(jù)采集電路相連，列車速度測量電路和FPGA電路板內(nèi)的觸發(fā)控制模塊電路相連，觸發(fā)控制模塊電路和FPGA電路板內(nèi)的第二數(shù)據(jù)采集電路相連，電源電路和FPGA電路板內(nèi)的電源管理電路相連，電源管理電路和數(shù)據(jù)通信接口模塊電路相連，第二數(shù)據(jù)采集電路和數(shù)據(jù)通信接口模塊電路相連，數(shù)據(jù)通信接口模塊電路和USB接口電路相連，USB接口電路和上位機相連。

由于采用上述技術(shù)方案，本實用新型所具有的優(yōu)點和積極效果是：實用性強。

附圖說明

下面結(jié)合附圖和實施例對本實用新型進一步說明。

圖1是本實用新型的電路結(jié)構(gòu)框圖。

圖中1.相控陣超聲波探頭匹配電路，2.功率放大電路，3.控制電路，4.低噪聲放大電路，5.第一數(shù)據(jù)采集電路，6.輪對，7.觸發(fā)控制模塊電路，8.發(fā)射接收控制模塊電路，9.第二數(shù)據(jù)采集電路，10.列車速度測量電路，11.電源電路，12.電源管理電路，13.數(shù)據(jù)通信接口模塊電路，14.FPGA電路板，15.相控陣超聲波探頭，16.USB接口電路，17.數(shù)據(jù)采集控制，18.多路相控陣超聲波探頭控制，19.數(shù)據(jù)存儲，20.微弱信號控制，21.缺陷自動判別，22.上位機，23.結(jié)果顯示。

具體實施方式

圖1中，相控陣超聲波探頭(15)和相控陣超聲波探頭匹配電路(1)相連，相控陣超聲波探頭匹配電路(1)和功率放大電路(2)、低噪聲放大電路(4)相連，功率放大電路(2)和控制電路(3)相連，低噪聲放大電路(4)和第一數(shù)據(jù)采集電路(5)相連，控制電路(3)、第一數(shù)據(jù)采集電路(5)分別和FPGA電路板(14)內(nèi)的發(fā)射接收控制模塊電路(8)相連，第一數(shù)據(jù)采集電路(5)和FPGA電路板(14)內(nèi)的第二數(shù)據(jù)采集電路(9)相連，列車速度測量電路(10)和FPGA電路板(14)內(nèi)的觸發(fā)控制模塊電路(7)相連，觸發(fā)控制模塊電路(7)和FPGA電路板(14)內(nèi)的第二數(shù)據(jù)采集電路(9)相連，電源電路(11)和FPGA電路板(14)內(nèi)的電源管理電路(12)相連，電源管理電路(12)和數(shù)據(jù)通信接口模塊電路(13)相連，第二數(shù)據(jù)采集電路(9)和數(shù)據(jù)通信接口模塊電路(13)相連，數(shù)據(jù)通信接口模塊電路(13)和USB接口電路(16)相連，USB接口電路(16)和上位機(22)相連。上位機(22)內(nèi)有數(shù)據(jù)采集控制(17)、多路相控陣超聲波探頭控制(18)、數(shù)據(jù)存儲(19)、微弱信號控制(20)、缺陷自動判別(21)、結(jié)果顯示(23)。

本電路的軟件設計，包括FPGA發(fā)射及數(shù)據(jù)集控制、數(shù)據(jù)傳輸和上位機數(shù)據(jù)處理及結(jié)果顯示等幾部分。上位機界面采用LabWindows CVI軟件編寫，主要功能包括：對接收信號的數(shù)據(jù)存儲并進行互相關(guān)同步檢波處理；可以利用上位機界面觀察接收的原始波形以及處理后的波形。