本發(fā)明屬于航空領(lǐng)域，尤其涉及基于加速度傳感器的飛機(jī)實(shí)時振動告警系統(tǒng)。

背景技術(shù)：

在航空領(lǐng)域，飛機(jī)的振動量是一個關(guān)乎飛行安全的重要數(shù)據(jù)，尤其是直升飛機(jī)，振動量異常，輕則導(dǎo)致飛機(jī)內(nèi)的人員疲勞和設(shè)備磨損，重則導(dǎo)致飛機(jī)的機(jī)體結(jié)構(gòu)和部件出現(xiàn)共振、斷裂，直接導(dǎo)致飛機(jī)失事。所以，對于飛機(jī)的振動量的實(shí)時監(jiān)控顯得尤為重要。這就需要一個實(shí)時監(jiān)測系統(tǒng)，能實(shí)時的監(jiān)控飛機(jī)的振動量并在飛機(jī)振動量出現(xiàn)異常時發(fā)出告警信號，以便維修人員對飛機(jī)進(jìn)行故障排查或飛行員采取安全處置措施。

技術(shù)實(shí)現(xiàn)要素：

為了達(dá)到上述目的，本發(fā)明采用以下技術(shù)方案：

本發(fā)明提供一個飛機(jī)實(shí)時振動告警系統(tǒng)，該系統(tǒng)包括加速度傳感器、信號調(diào)理電路、AD采集電路、零偏校準(zhǔn)電路、數(shù)據(jù)預(yù)處理電路FPGA和數(shù)據(jù)分析告警電路組成；

系統(tǒng)上電后，首先由零偏校準(zhǔn)電路對系統(tǒng)的數(shù)據(jù)采集零偏進(jìn)行校準(zhǔn)。其實(shí)現(xiàn)方式是，當(dāng)系統(tǒng)上電后，F(xiàn)PGA首先控制零偏校準(zhǔn)電路中的模擬開關(guān)SW1將AD采集電路的輸入接到系統(tǒng)零位上，由FPGA控制AD采集電路采集一定點(diǎn)（32768）的系統(tǒng)零位數(shù)值，然后對采集到的系統(tǒng)零位數(shù)值進(jìn)行平均，將該平均值存入FPGA的內(nèi)部寄存器中，作為系統(tǒng)的零位校準(zhǔn)值；然后FPGA控制零偏校準(zhǔn)電路中的模擬開關(guān)將AD采集電路的輸入接入傳感器信號，系統(tǒng)完成上電零偏校準(zhǔn)，進(jìn)入工作狀態(tài)。

系統(tǒng)工作時，首先，由傳感器驅(qū)動電路對安裝在飛機(jī)機(jī)體上的加速度傳感器進(jìn)行驅(qū)動，驅(qū)動后由加速度傳感器測量出飛機(jī)振動的加速度信號（0V~2.5V），加速度信號經(jīng)過后端由運(yùn)放構(gòu)成的信號放大電路對信號進(jìn)行2倍放大（0V~5V），放大后的加速度信號送入四階低通濾波器進(jìn)行濾波（低通濾波頻率0~5KHz），濾除加速度信號中的噪聲和超出頻率范圍的信號，經(jīng)過濾波后的信號送入AD采集電路進(jìn)行采集，采集的數(shù)據(jù)由后端的FPGA進(jìn)行讀取。

FPGA讀取到加速度數(shù)據(jù)后，首先將讀取的加速度數(shù)據(jù)減去零位校準(zhǔn)值，校準(zhǔn)后的加速度數(shù)據(jù)送入分段積分模塊進(jìn)行分段積分。分段積分模塊的主要作用是將加速度數(shù)據(jù)轉(zhuǎn)換為速度數(shù)據(jù)，其實(shí)現(xiàn)方式是將讀取的加速度數(shù)據(jù)每1024個分為一段，對該段數(shù)據(jù)每個點(diǎn)依次與之前點(diǎn)的數(shù)據(jù)求和，其結(jié)果再除以采樣周期，即為積分后的速度數(shù)據(jù)，該部分完成計(jì)算的公式如下：

(k =1,2,3…1024)

(其中V(k)為當(dāng)前點(diǎn)積分速度值，Ai為當(dāng)前點(diǎn)加速度值，cal為零位校準(zhǔn)值、T為采樣周期)

分段積分后的速度數(shù)據(jù)送入有效值計(jì)算模塊，由有效值計(jì)算模塊出該段速度數(shù)據(jù)的有效值，其實(shí)現(xiàn)方式是對速度信號進(jìn)行面積求和，具體實(shí)現(xiàn)方法是將該段速度數(shù)據(jù)求取絕對值后，與采樣周期相乘，然后將相乘結(jié)果累加，輸出的累加和結(jié)果即代表該段速度數(shù)據(jù)的有效值。該部分完成計(jì)算的公式如下：

(其中Sum為該段速度數(shù)據(jù)的有效值，Vi為當(dāng)前點(diǎn)速度值，T為采樣周期)

FPGA的有效值計(jì)算模塊計(jì)算出該段數(shù)據(jù)的有效值后，將其送入后端的數(shù)據(jù)分析告警電路；

數(shù)據(jù)分析告警電路中的CPU讀取該段數(shù)據(jù)的有效值，每10個有效值進(jìn)行一次平均，平均后的結(jié)果作為當(dāng)前振動值與預(yù)設(shè)的振動告警值進(jìn)行比較，如果當(dāng)前振動值大于振動告警值，則產(chǎn)生告警信號。

本發(fā)明所述的基于加速度傳感器的飛機(jī)實(shí)時振動監(jiān)測系統(tǒng)及方法，通過將加速度傳感器、信號調(diào)理電路、AD采集電路、零偏校準(zhǔn)電路、數(shù)據(jù)預(yù)處理電路FPGA和數(shù)據(jù)分析告警電路的組合組成監(jiān)測系統(tǒng)，組成結(jié)構(gòu)簡單，系統(tǒng)性能穩(wěn)定，實(shí)時監(jiān)測性能良好，適于推廣應(yīng)用。

附圖說明

圖1為本發(fā)明的電路原理示意圖；

圖2為本發(fā)明所述實(shí)施例的電路示意圖。

具體實(shí)施方式

下面結(jié)合附圖及實(shí)施例進(jìn)一步詳細(xì)舉例說明本發(fā)明的技術(shù)方案

本發(fā)明提供一個飛機(jī)實(shí)時振動告警系統(tǒng)，如圖1所示，該系統(tǒng)包括加速度傳感器、信號調(diào)理電路、AD采集電路、零偏校準(zhǔn)電路、數(shù)據(jù)預(yù)處理電路FPGA和數(shù)據(jù)分析告警電路組成。

如圖2所示，在本發(fā)明實(shí)施例中，首先選用IEPE型的加速度傳感器作為振動測量器件。由U3（LT3092）構(gòu)成的恒流源電路對安裝在飛機(jī)機(jī)體上的加速度傳感器進(jìn)行驅(qū)動，由加速度傳感器測量出飛機(jī)振動的加速度值，加速度值送入后端由隔直電容C2、信號調(diào)理運(yùn)放U4（AD628）構(gòu)成的信號放大調(diào)理電路對加速度信號進(jìn)行去除直流偏置和信號放大，放大后的加速度信號送入由U5（MAX274）構(gòu)成的四階低通濾波器進(jìn)行低通濾波，濾除信號中的噪聲和超出頻率范圍的信號，經(jīng)過濾波后的信號送入由U6（AD7606）構(gòu)成的AD采集電路進(jìn)行采集，采集的數(shù)據(jù)由后端的FPGA(XCS400AN)進(jìn)行讀取。FPGA讀取到加速度數(shù)據(jù)后，對數(shù)據(jù)進(jìn)行分段積分（每1024點(diǎn)），將加速度信號轉(zhuǎn)換為速度信號。然后計(jì)算出該段速度信號的有效值并送入后端的處理器（TMS320F2812）進(jìn)行處理，后端處理器對讀取到的速度有效值每10組進(jìn)行平均，平均后的結(jié)果作為當(dāng)前振動值與預(yù)設(shè)的振動告警值進(jìn)行比較，如果當(dāng)前振動值大于振動告警值時，點(diǎn)亮連接在處理器上的告警指示燈，發(fā)出告警。