1.一種基于FPGA捕獲微弱GPS導(dǎo)航信號的電路，其特征在于：包括時鐘發(fā)生模塊、時鐘分頻模塊、中頻數(shù)據(jù)接收控制模塊、中頻數(shù)據(jù)接收模塊、C/A碼發(fā)生模塊、載波生成與剝離模塊、C/A碼平均采樣模塊、C/A碼平均采樣數(shù)據(jù)存儲模塊、同相正交平均采樣模塊、同相正交平均采樣數(shù)據(jù)存儲模塊、同相正交FFT模塊、C/A碼FFT模塊、復(fù)數(shù)乘法模塊、復(fù)數(shù)乘法結(jié)果存儲模塊、IFFT模塊、相關(guān)值存儲模塊以及峰值檢測模塊；其中時鐘發(fā)生模塊分別與時鐘分頻模塊、中頻數(shù)據(jù)接收控制模塊、載波生成與剝離模塊相連接，中頻數(shù)據(jù)接收控制模塊與中頻數(shù)據(jù)接收模塊相連接，中頻數(shù)據(jù)接收模塊與載波生成與剝離模塊相連接，載波生成與剝離模塊與同相正交平均采樣模塊相連接，同相正交平均采樣模塊與同相正交平均采樣數(shù)據(jù)存儲模塊相連接，同相正交平均采樣數(shù)據(jù)存儲模塊與同相正交FFT模塊相連接，時鐘分頻模塊與C/A碼發(fā)生模塊相連接，C/A碼發(fā)生模塊與C/A碼平均采樣模塊相連接，C/A碼平均采樣模塊與C/A碼平均采樣數(shù)據(jù)存儲模塊相連接，C/A碼平均采樣數(shù)據(jù)存儲模塊與C/A碼FFT模塊相連接，同相正交FFT模塊和C/A碼FFT模塊同時與復(fù)數(shù)乘法模塊相連接，復(fù)數(shù)乘法模塊與復(fù)數(shù)乘法結(jié)果存儲模塊相連接，復(fù)數(shù)乘法結(jié)果存儲模塊與IFFT模塊相連接，IFFT模塊與相關(guān)值存儲模塊相連接，相關(guān)值存儲模塊與峰值檢測模塊相連接。
2.一種如權(quán)利要求1所述的基于FPGA捕獲微弱GPS導(dǎo)航信號的電路的實現(xiàn)方法，其特征在于：所述的時鐘發(fā)生模塊產(chǎn)生62MHZ和10.23MHZ的時鐘，其中62MHZ時鐘控制中頻數(shù)據(jù)采樣以及除C/A碼發(fā)生模塊外所有模塊的驅(qū)動，10.23MHZ時鐘通過時鐘分頻模塊十分頻后產(chǎn)生1.023MHZ的時鐘控制C/A碼發(fā)生模塊；中頻數(shù)據(jù)接收控制模塊通過外部控制信號和內(nèi)部計數(shù)控制信號的邏輯與運算精確控制1ms中頻數(shù)據(jù)讀入，C/A碼發(fā)生模塊在1.023MHZ控制下產(chǎn)生C/A碼；載波生成與剝離模塊通過每一個時鐘沿將累加步長寫入到32位的累加寄存器中，并根據(jù)累加寄存器高四位的數(shù)值對一個周期的載波相位進(jìn)行十六等分，再根據(jù)相位值到幅度值的映射以產(chǎn)生頻率可控的正余弦載波，并將其分別與中頻數(shù)據(jù)相乘產(chǎn)生同相和正交數(shù)據(jù)；平均采樣模塊中內(nèi)置一個累加點數(shù)存儲器用于存儲每一個平均采樣數(shù)據(jù)需要的累加點數(shù)；平均采樣模塊根據(jù)累加點數(shù)存儲器中的值將1ms的C/A碼和同相正交數(shù)據(jù)由62MHZ時鐘采樣后分段累加成2048個采樣點存入平均采樣數(shù)據(jù)存儲模塊，存滿后輸出一個高脈沖連接到FFT模塊的起始信號端口，并依據(jù)輸入索引讀取平均采樣數(shù)據(jù)存儲模塊中的數(shù)據(jù)，當(dāng)FFT模塊的輸出數(shù)據(jù)有效時，啟動復(fù)數(shù)乘法模塊，將C/A碼變換結(jié)果取共軛后，與同相正交數(shù)據(jù)變換結(jié)果進(jìn)行復(fù)數(shù)相乘并存入復(fù)數(shù)乘法結(jié)果存儲模塊，存滿后啟動IFFT模塊，并依次讀取復(fù)數(shù)乘法結(jié)果存儲模塊中的數(shù)據(jù)，IFFT模塊的輸出數(shù)據(jù)即為相關(guān)值；將連續(xù)8ms相關(guān)結(jié)果進(jìn)行非相干累加后，存入相關(guān)值存儲模塊，最后啟動相關(guān)峰值檢測模塊計算出主次峰值，并與設(shè)定門限進(jìn)行對比判定是否捕獲成功。