高速記錄雷達(dá)回波數(shù)據(jù)的設(shè)備的制作方法
【專利摘要】針對(duì)現(xiàn)有盤陣記錄和傳統(tǒng)顆粒記錄這兩種不同類型的記錄設(shè)備自身的特點(diǎn)，本實(shí)用新型設(shè)計(jì)了一種高速記錄雷達(dá)回波數(shù)據(jù)的設(shè)備，包含光纖接口電路、SRAM存儲(chǔ)電路、時(shí)鐘電路、DSP交換電路、存儲(chǔ)控制FPGA模塊、接口控制FPGA模塊、以及四組四組Flash陣列單元，利用多級(jí)片間并發(fā)電路，將來(lái)自于雷達(dá)信號(hào)處理分機(jī)的光纖數(shù)據(jù)存儲(chǔ)到Flash陣列單元中。本新型的有益技術(shù)效果為：本產(chǎn)品的硬件結(jié)構(gòu)簡(jiǎn)易、重量輕便，同時(shí)滿足大容量以及低功耗的要求。
【專利說(shuō)明】高速記錄雷達(dá)回波數(shù)據(jù)的設(shè)備

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于光纖數(shù)據(jù)傳輸記錄【技術(shù)領(lǐng)域】，具體涉及一種大容量、低功耗的高速記錄雷達(dá)回波數(shù)據(jù)的設(shè)備。

【背景技術(shù)】
[0002]海量高速數(shù)據(jù)的實(shí)時(shí)記錄與回放目前廣泛應(yīng)用于很多的行業(yè)，尤其是在航空航天，空間探測(cè)、廣電、雷達(dá)等領(lǐng)域，大容量、高速的數(shù)據(jù)記錄已經(jīng)成為其發(fā)展的關(guān)鍵技術(shù)之一。目前的數(shù)據(jù)記錄設(shè)備一般采用盤陣式存儲(chǔ)裝置或存儲(chǔ)顆粒式存儲(chǔ)裝置，盤陣式存儲(chǔ)裝置允許其中的多塊磁盤同時(shí)進(jìn)行數(shù)據(jù)的存取，具有容量大的優(yōu)點(diǎn)，但其對(duì)重量、功耗等方面要求較高，且隨著存儲(chǔ)速度的提高，其重量與功耗激增，不經(jīng)濟(jì)；存儲(chǔ)顆粒式存儲(chǔ)裝置允許直接存取，但數(shù)據(jù)的存儲(chǔ)速度容量低，無(wú)法滿足高速環(huán)境下大容量低功耗的讀寫需要。隨著科學(xué)技術(shù)的發(fā)展，對(duì)于信息的傳輸速率和信息量都呈飛速發(fā)展的趨勢(shì)，特別是在某些特殊領(lǐng)域，上述兩種存儲(chǔ)設(shè)備已成為制約記錄系統(tǒng)進(jìn)一步提高讀寫速度、存儲(chǔ)容量和數(shù)據(jù)記錄的硬件瓶頸，導(dǎo)致記錄系統(tǒng)的使用范圍受到限制。
實(shí)用新型內(nèi)容
[0003]針對(duì)現(xiàn)有數(shù)據(jù)記錄設(shè)備無(wú)法適應(yīng)高速、大量雷達(dá)回波實(shí)時(shí)記錄的問(wèn)題，本新型提供一種高速記錄雷達(dá)回波的設(shè)備，其具體結(jié)構(gòu)如下:
[0004]高速記錄雷達(dá)回波的設(shè)備，包括FLASH存儲(chǔ)電路1、存儲(chǔ)控制FPGA模塊2、微處理器digital signal processor , DSP交換電路3、接口控制FPGA模塊4、光纖接口電路5、SRAM存儲(chǔ)電路6和時(shí)鐘電路7 ;其中，F(xiàn)LASH存儲(chǔ)電路1、存儲(chǔ)控制FPGA模塊2、DSP交換電路3和接口控制FPGA模塊4依次首尾串聯(lián)在一起，接口控制FPGA模塊4分別與光纖接口電路5、SRAM存儲(chǔ)電路6和時(shí)鐘電路7連接；
[0005]所述FLASH存儲(chǔ)電路I包括四組Flash陣列單元，依次為第一 Flash陣列單元11、第二 Flash陣列單元12、第三Flash陣列單元13和第四Flash陣列單元14 ;所述的第一Flash陣列單兀11、第二 Flash陣列單兀12、第三Flash陣列單兀13和第四Flash陣列單元14共同與存儲(chǔ)控制FPGA模塊2連接在一起；
[0006]所述的第一 Flash陣列單元11、第二 Flash陣列單元12、第三Flash陣列單元13和第四Flash陣列單元14分別內(nèi)含4片串連在一起的Flash存儲(chǔ)芯片15。
[0007]進(jìn)一步說(shuō)，DSP交換電路3包括6片DSP芯片和I片Swith芯片37 ;其中，6片DSP芯片依次為第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36 ;其中，第一 DSP芯片31、第二 DSP芯片32和第三DSP芯片33的一端分別采用EMIF總線與存儲(chǔ)控制FPGA模塊2相連接，第一 DSP芯片31、第二 DSP芯片32和第三DSP芯片33的另一端分別與Swith芯片37的一側(cè)接口相連接；第四DSP芯片34、第五DSP芯片35和第六DSP芯片36的一端分別與Swith芯片37的另一側(cè)接口相連接，第四DSP芯片34、第五DSP芯片35和第六DSP芯片36的另一端分別采用EMIF總線與接口控制FPGA模塊4的一側(cè)接口相連接。
[0008]進(jìn)一步說(shuō)，F(xiàn)lash存儲(chǔ)芯片15型號(hào)均為MT29F256G。
[0009]進(jìn)一步說(shuō)，第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36型號(hào)為TMS320C6455，Swith芯片37型號(hào)為CPS1848。
[0010]進(jìn)一步說(shuō)，第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36與Swith芯片37之間采用Serail Rapid1通道進(jìn)行連接與通信。
[0011]有益的技術(shù)效果
[0012]本產(chǎn)品所述FLASH存儲(chǔ)電路I包括四組Flash陣列單元，每組Flash陣列單元的內(nèi)部由四個(gè)Flash存儲(chǔ)芯片15串連在一起，四組Flash陣列單元之間相互并聯(lián)，因此在硬件結(jié)構(gòu)上同時(shí)兼?zhèn)淞吮P陣存儲(chǔ)和傳統(tǒng)顆粒存儲(chǔ)的優(yōu)點(diǎn)——既采用了存儲(chǔ)顆粒讀寫控制的記錄設(shè)備，又利用了多級(jí)片間并發(fā)電路，實(shí)現(xiàn)了高速大容量雷達(dá)回波數(shù)據(jù)的實(shí)時(shí)記錄。本產(chǎn)品具有硬件結(jié)構(gòu)簡(jiǎn)易、重量輕便的優(yōu)點(diǎn)，且同時(shí)滿足大容量、低功耗的特點(diǎn)，充分滿足了航空航天，空間探測(cè)、廣電、雷達(dá)領(lǐng)域的應(yīng)用要求。
[0013]此外，由于只是對(duì)FLASH存儲(chǔ)電路I的連接關(guān)系的改進(jìn)，F(xiàn)LASH存儲(chǔ)電路I后端的雷達(dá)回波的設(shè)備無(wú)需改進(jìn)或，從而避免了后端設(shè)備的軟硬件升級(jí)，利于推廣。

【專利附圖】

【附圖說(shuō)明】
[0014]圖1為本實(shí)用新型的電路結(jié)構(gòu)框圖。
[0015]圖中的序號(hào)為=FLASH存儲(chǔ)電路1、存儲(chǔ)控制FPGA模塊2、DSP交換電路3、接口控制FPGA模塊4、光纖接口電路5、SRAM存儲(chǔ)電路6、時(shí)鐘電路7，第一 Flash陣列單元11、第二 Flash陣列單元12、第三Flash陣列單元13、第四Flash陣列單元14、Flash存儲(chǔ)芯片15、第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35、第六DSP芯片36、Swith芯片37。
[0016]具體的實(shí)施方式
[0017]現(xiàn)結(jié)合附圖詳細(xì)說(shuō)明本實(shí)用新型的結(jié)構(gòu)特征。
[0018]參見圖1，高速記錄雷達(dá)回波的設(shè)備，包括FLASH存儲(chǔ)電路1、存儲(chǔ)控制FPGA模塊
2、DSP交換電路3、接口控制FPGA模塊4、光纖接口電路5、SRAM存儲(chǔ)電路6和時(shí)鐘電路7 ；其中，F(xiàn)LASH存儲(chǔ)電路1、存儲(chǔ)控制FPGA模塊2、DSP交換電路3和接口控制FPGA模塊4依次首尾串聯(lián)在一起，接口控制FPGA模塊4分別與光纖接口電路5、SRAM存儲(chǔ)電路6和時(shí)鐘電路7連接；存儲(chǔ)控制FPGA模塊2負(fù)責(zé)FLASH存儲(chǔ)電路I進(jìn)行數(shù)據(jù)的存儲(chǔ)與讀取；DSP交換電路3負(fù)責(zé)存儲(chǔ)控制FPGA模塊2與接口控制FPGA模塊4之間的雷達(dá)數(shù)據(jù)轉(zhuǎn)換；接口控制FPGA模塊4負(fù)責(zé)對(duì)數(shù)據(jù)進(jìn)行復(fù)合、分解和打包，利用SRAM存儲(chǔ)電路6對(duì)數(shù)據(jù)進(jìn)行緩沖以實(shí)現(xiàn)數(shù)據(jù)的對(duì)齊，并處理后的數(shù)據(jù)傳送到DSP交換電路3中。光纖接口電路5負(fù)責(zé)實(shí)時(shí)接收由外部光纖傳輸過(guò)來(lái)的雷達(dá)高速回波數(shù)據(jù)，并傳送給接口控制FPGA模塊4。
[0019]此外:所述FLASH存儲(chǔ)電路I包括四組Flash陣列單元，依次為第一 Flash陣列單元11、第二 Flash陣列單元12、第三Flash陣列單元13和第四Flash陣列單元14 ;所述的第一 Flash陣列單兀11、第二 Flash陣列單兀12、第三Flash陣列單兀13和第四Flash陣列單元14共同與存儲(chǔ)控制FPGA模塊2連接在一起；
[0020]所述的第一 Flash陣列單元11、第二 Flash陣列單元12、第三Flash陣列單元13和第四Flash陣列單元14分別內(nèi)含4片串連在一起的Flash存儲(chǔ)芯片15。
[0021]進(jìn)一步說(shuō)，DSP交換電路3包括6片DSP芯片和I片Swith芯片37 ;其中，6片DSP芯片依次為第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36 ;其中，第一 DSP芯片31、第二 DSP芯片32和第三DSP芯片33的一端分別采用EMIF總線與存儲(chǔ)控制FPGA模塊2相連接，第一 DSP芯片31、第二 DSP芯片32和第三DSP芯片33的另一端分別與Swith芯片37的一側(cè)接口相連接；第四DSP芯片34、第五DSP芯片35和第六DSP芯片36的一端分別與Swith芯片37的另一側(cè)接口相連接，第四DSP芯片34、第五DSP芯片35和第六DSP芯片36的另一端分別采用EMIF總線與接口控制FPGA模塊4的一側(cè)接口相連接。
[0022]進(jìn)一步說(shuō)，F(xiàn)lash存儲(chǔ)芯片15型號(hào)均為MT29F256G。
[0023]進(jìn)一步說(shuō)，第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36型號(hào)為TMS320C6455，Swith芯片37型號(hào)為CPS1848。
[0024]進(jìn)一步說(shuō)，第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36與Swith芯片37之間采用Serail Rapid1通道進(jìn)行連接與通信。
[0025]優(yōu)選的方案是，接口控制FPGA模塊4采用的是Altera公司StratixV系列的5SGXMA5N3F芯片，存儲(chǔ)控制FPGA模塊2采用的是Altera公司StratixIV系列的EP4CGX芯片，DSP芯片均采用的是TI公司的C6455，交換芯片采用的IDT公司的CPS1848，F(xiàn)lash存儲(chǔ)芯片15所采用的Flash存儲(chǔ)顆粒均采用的是Micron公司的MT29F256G，光纖接口電路5中的光模塊武漢永力公司的TLC310M2.5G芯片。時(shí)鐘電路16由晶體、電容構(gòu)成，頻率為40MHz。SRAM存儲(chǔ)電路6負(fù)責(zé)存儲(chǔ)經(jīng)接口控制FPGA模塊4轉(zhuǎn)換的數(shù)據(jù)的存儲(chǔ)。光纖接口電路5接收來(lái)自于雷達(dá)信號(hào)處理分機(jī)的光纖數(shù)據(jù)，其信號(hào)輸入端與外部信號(hào)處理分機(jī)相連，信號(hào)輸出端與接口 FPGA模塊相連4。
[0026]在DSP交換電路3內(nèi)，通過(guò)Swith芯片37實(shí)現(xiàn)第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33與第四DSP芯片34、第五DSP芯片35和第六DSP芯片36之間的數(shù)據(jù)交換。
【權(quán)利要求】
1.高速記錄雷達(dá)回波數(shù)據(jù)的設(shè)備，包括FLASH存儲(chǔ)電路(I)、存儲(chǔ)控制FPGA模塊(2)、DSP交換電路(3 )、接口控制FPGA模塊(4 )、光纖接口電路(5 )、SRAM存儲(chǔ)電路(6 )和時(shí)鐘電路(7);其中，F(xiàn)LASH存儲(chǔ)電路(I)、存儲(chǔ)控制FPGA模塊(2)、DSP交換電路(3)和接口控制FPGA模塊(4 )依次首尾串聯(lián)在一起，接口控制FPGA模塊(4 )分別與光纖接口電路(5 )、SRAM存儲(chǔ)電路(6 )和時(shí)鐘電路(7 )連接；其特征在于，所述FLASH存儲(chǔ)電路(I)包括四組Flash陣列單元，依次為第一 Flash陣列單元(11)、第二 Flash陣列單元(12)、第三Flash陣列單元(13)和第四Flash陣列單元(14);所述的第一 Flash陣列單元(11)、第二 Flash陣列單元(12)、第三Flash陣列單元(13)和第四Flash陣列單元(14)共同與存儲(chǔ)控制FPGA模塊(2)連接在一起；所述的第一Flash陣列單元(11)、第二Flash陣列單元(12)、第三Flash陣列單元(13)和第四Flash陣列單元(14)分別內(nèi)含4片串連在一起的Flash存儲(chǔ)芯片(15)。
2.如權(quán)利要求1所述的高速記錄雷達(dá)回波數(shù)據(jù)的設(shè)備，其特征在于，F(xiàn)lash存儲(chǔ)芯片(15)型號(hào)均為 MT29F256G。
3.如權(quán)利要求2所述的高速記錄雷達(dá)回波數(shù)據(jù)的設(shè)備，其特征在于，DSP交換電路(3)包括6片DSP芯片和I片Swith芯片(37);其中，6片DSP芯片依次為第一 DSP芯片(31)、第二 DSP芯片(32)、第三DSP芯片(33)、第四DSP芯片(34)、第五DSP芯片(35)和第六DSP芯片(36);其中，第一 DSP芯片(31)、第二 DSP芯片(32)和第三DSP芯片(33)的一端分別采用EMIF總線與存儲(chǔ)控制FPGA模塊(2)相連接，第一 DSP芯片(31)、第二 DSP芯片(32)和第三DSP芯片(33)的另一端分別與Swith芯片(37)的一側(cè)接口相連接；第四DSP芯片(34)、第五DSP芯片(35)和第六DSP芯片(36)的一端分別與Swith芯片(37)的另一側(cè)接口相連接，第四DSP芯片(34)、第五DSP芯片(35)和第六DSP芯片(36)的另一端分別采用EMIF總線與接口控制FPGA模塊(4)的一側(cè)接口相連接。
【文檔編號(hào)】G01S7/02GK203950033SQ201420270802
【公開日】2014年11月19日 申請(qǐng)日期:2014年5月26日 優(yōu)先權(quán)日:2014年5月26日
【發(fā)明者】馮俊濤, 邾琳琳, 莫家貴, 張卿, 王軍, 王杰, 陳留國(guó) 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第三十八研究所