亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

一種非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀的制作方法

文檔序號(hào):6049479閱讀:172來(lái)源:國(guó)知局
一種非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀的制作方法
【專(zhuān)利摘要】本實(shí)用新型涉及一種非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀,系統(tǒng)激勵(lì)端通過(guò)DDS信號(hào)生成模塊實(shí)現(xiàn)DDS信號(hào)輸出,經(jīng)信號(hào)調(diào)理模塊進(jìn)行功率放大后,作為無(wú)源非線性端口網(wǎng)絡(luò)的激勵(lì)信號(hào)。將激勵(lì)產(chǎn)生的電流信號(hào)經(jīng)I/U變換模塊轉(zhuǎn)換后得到相應(yīng)的激勵(lì)電流信號(hào),分別送入第一有效值檢波器和整形模塊,最后由第一ADC12采集模塊采集檢波后的信號(hào)幅度;將激勵(lì)產(chǎn)生的電壓信號(hào)送入第二有效值檢波器,最后由第二ADC12采集模塊采集檢波后的信號(hào)幅度,從而得到非線性端口網(wǎng)絡(luò)的導(dǎo)納值數(shù)據(jù)。系統(tǒng)運(yùn)行過(guò)程中利用FPGA相位差計(jì)數(shù)模塊測(cè)量整形后電壓信號(hào)的相位差,以得到非線性端口網(wǎng)絡(luò)的導(dǎo)納角數(shù)據(jù),并通過(guò)液晶顯示模塊顯示無(wú)源非線性端口網(wǎng)絡(luò)的導(dǎo)納值與導(dǎo)納角。
【專(zhuān)利說(shuō)明】一種非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種網(wǎng)絡(luò)導(dǎo)納測(cè)試儀,尤其涉及一種非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀。
【背景技術(shù)】
[0002]科學(xué)技術(shù)發(fā)展促使高技術(shù)產(chǎn)業(yè)迅速崛起,創(chuàng)造了極高的商業(yè)價(jià)值和巨大的經(jīng)濟(jì)效益,產(chǎn)品中的科技含量越來(lái)越高。各種鑒別和測(cè)試用的科學(xué)儀器,也是保障國(guó)家持續(xù)發(fā)展的先決條件之一。目前,市場(chǎng)還是較少存在針對(duì)無(wú)源非線性端口網(wǎng)絡(luò)的導(dǎo)納測(cè)量的電子測(cè)量?jī)x器,而針對(duì)無(wú)源非線性端口網(wǎng)絡(luò)的導(dǎo)納測(cè)量的電子測(cè)量?jī)x器在醫(yī)學(xué)應(yīng)用上對(duì)于細(xì)胞的膜電容和膜電阻的測(cè)量有較大的實(shí)際應(yīng)用前景。測(cè)量無(wú)源非線性端口網(wǎng)絡(luò)中的導(dǎo)納值在醫(yī)學(xué)、生物學(xué)、工學(xué)各個(gè)領(lǐng)域都不可被忽視,占據(jù)了重要的研究地位。在工程應(yīng)用方面,對(duì)于測(cè)量分析一個(gè)無(wú)源非線性端口網(wǎng)絡(luò)的導(dǎo)納值、導(dǎo)納角,可將復(fù)雜的端口網(wǎng)絡(luò)進(jìn)行建模,對(duì)研究復(fù)雜端口網(wǎng)絡(luò)起到了深遠(yuǎn)的意義。在實(shí)際生產(chǎn)和科研中,測(cè)量無(wú)源非線性端口網(wǎng)絡(luò)中的導(dǎo)納值也可提升生產(chǎn)效率,降低生產(chǎn)成本,促進(jìn)了研究方式的靈活化,意義重大。但是目前市場(chǎng)上尚未見(jiàn)能夠?qū)崿F(xiàn)對(duì)無(wú)源非線性端口網(wǎng)絡(luò)的導(dǎo)納值進(jìn)行測(cè)量的設(shè)備。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種能實(shí)現(xiàn)對(duì)非線性端口網(wǎng)絡(luò)的導(dǎo)納值與導(dǎo)納角進(jìn)行測(cè)量的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀。
[0004]實(shí)現(xiàn)本實(shí)用新型目的的技術(shù)方案是提供一種非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀,包括I/U變換模塊、第一有效值檢波器、第一 ADC12采集模塊、MSP430微控制器、FPGA相位差計(jì)數(shù)模塊、DDS信號(hào)生成模塊、信號(hào)調(diào)理模塊、第二有效值檢波器、第二 ADC12采集模塊、液晶顯示模塊、RS232通信模塊、邏輯功能控制按鍵模塊、電源模塊和整形模塊。
[0005]I/U變換模塊與第一有效值檢波器電連接、第一有效值檢波器與第一 ADC12米集模塊電連接、第一 ADC12采集模塊與MSP430微控制器電連接,第二有效值檢波器與第二ADC12采集模塊電連接、第二 ADC12采集模塊與MSP430微控制器電連接,MSP430微控制器還與液晶顯示模塊、RS232通信模塊、邏輯功能控制按鍵模塊、DDS信號(hào)生成模塊均電連接,DDS信號(hào)生成模塊與信號(hào)調(diào)理模塊電連接。I/U變換模塊還與整形模塊電連接,整形模塊與FPGA相位差計(jì)數(shù)模塊電連接。I/U變換模塊還與MSP430微控制器電連接。上述各模塊通過(guò)電源模塊供電。
[0006]進(jìn)一步的,上述的信號(hào)調(diào)理模塊采用0P37減法電路和AD811功率放大電路。
[0007]更進(jìn)一步的,上述的DDS信號(hào)生成模塊為基于AD9850設(shè)計(jì)的直接數(shù)字頻率合成器。
[0008]更進(jìn)一步的,上述的第一有效值檢波器和第二有效值檢波器均為采用集成化有效值檢波芯片AD637設(shè)計(jì)的有效值檢波器電路。
[0009]進(jìn)一步的,上述的FPGA相位差計(jì)數(shù)模塊采用頂層化VHDL語(yǔ)言結(jié)構(gòu)設(shè)計(jì),包括分頻模塊、控制信號(hào)模塊、計(jì)數(shù)模塊和數(shù)據(jù)輸出模塊。[0010]進(jìn)一步的,上述的FPGA相位差計(jì)數(shù)模塊與MSP430微控制器之間的數(shù)據(jù)通信連接是通過(guò)8根I/O 口數(shù)據(jù)線和3根控制線連接,從而實(shí)現(xiàn)FPGA相位差計(jì)數(shù)模塊通過(guò)分時(shí)復(fù)用的方式傳輸測(cè)量數(shù)據(jù),分為3個(gè)字節(jié)長(zhǎng)度。
[0011]進(jìn)一步的,上述的整形模塊14為采用LM339電壓比較器芯片設(shè)計(jì)的整形電路。
[0012]進(jìn)一步的,上述的邏輯功能控制按鍵模塊為矩陣鍵盤(pán)。
[0013]本實(shí)用新型具有積極的效果:(I)本實(shí)用新型的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀的在功能電路上全部是電子電路技術(shù)設(shè)計(jì),對(duì)非線性端口網(wǎng)絡(luò)的導(dǎo)納測(cè)量具有非常高的靈敏度與精確度;微控制器部分選擇了低功耗的MSP430系列單片機(jī),在系統(tǒng)更新?lián)Q代的時(shí)候,只需要增加很少的硬件電路,甚至僅僅刪改系統(tǒng)控制程序就能夠?qū)崿F(xiàn)。
[0014](2)本實(shí)用新型的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀改變了傳統(tǒng)測(cè)量?jī)x器的設(shè)計(jì)思路,實(shí)現(xiàn)了導(dǎo)納測(cè)試的低功耗設(shè)計(jì),創(chuàng)新了一種可在低功耗MCU和邏輯編程器FPGA之間協(xié)調(diào)工作的功能化解決方案,方便于各種復(fù)雜網(wǎng)絡(luò)環(huán)境下導(dǎo)納的測(cè)量。
[0015](3)本實(shí)用新型的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀具有成本低廉、精度較高、低功耗和自動(dòng)化測(cè)量的功能等特點(diǎn),便于實(shí)現(xiàn)對(duì)一無(wú)源非線性端口網(wǎng)絡(luò)的測(cè)量,在醫(yī)學(xué)及工程學(xué)方面具有較好的實(shí)踐應(yīng)用前景。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0016]圖1為本實(shí)用新型的電路結(jié)構(gòu)框圖。
[0017]上述附圖中的標(biāo)記如下:
[0018]I/U變換模塊1,第一有效值檢波器2,第一 ADC12采集模塊3,MSP430微控制器4,F(xiàn)PGA相位差計(jì)數(shù)模塊5,DDS信號(hào)生成模塊6,信號(hào)調(diào)理模塊7,第二有效值檢波器8,第二ADC12采集模塊9,液晶顯示模塊10,RS232通信模塊11,邏輯功能控制按鍵模塊12,電源模塊13,整形模塊14。
【具體實(shí)施方式】
[0019](實(shí)施例1)
[0020]見(jiàn)圖1,本實(shí)施例的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀包括I/U變換模塊1、第一有效值檢波器2、第一 ADC12采集模塊3、MSP430微控制器4、FPGA相位差計(jì)數(shù)模塊5、DDS信號(hào)生成模塊6、信號(hào)調(diào)理模塊7、第二有效值檢波器8、第二 ADCl2采集模塊9、液晶顯示模塊10、RS232通信模塊11、邏輯功能控制按鍵模塊12、電源模塊13和整形模塊14。其中,I/U變換模塊I與第一有效值檢波器2電連接、第一有效值檢波器2與第一 ADC12采集模塊3電連接、第一 ADC12采集模塊3與MSP430微控制器4電連接,第二有效值檢波器8與第二 ADC12采集模塊9電連接、第二 ADC12采集模塊9與MSP430微控制器4電連接,MSP430微控制器4還與液晶顯示模塊10、RS232通信模塊11、邏輯功能控制按鍵模塊12、DDS信號(hào)生成模塊6均電連接,DDS信號(hào)生成模塊6與信號(hào)調(diào)理模塊7電連接;I/U變換模塊I還與整形模塊14電連接,整形模塊14與FPGA相位差計(jì)數(shù)模塊5電連接;I/U變換模塊I還與MSP430微控制器4電連接。所述各模塊通過(guò)電源模塊13供電。
[0021]所述的信號(hào)調(diào)理模塊7采用0P37減法電路和AD811功率放大電路,信號(hào)通過(guò)信號(hào)調(diào)理模塊7進(jìn)行電流放大后,獲得較大功率的激勵(lì)非線性網(wǎng)絡(luò)負(fù)載。[0022]所述的DDS信號(hào)生成模塊6為基于AD9850設(shè)計(jì)的直接數(shù)字頻率合成器,具有可控的數(shù)字化頻率調(diào)節(jié)功能,能夠?qū)崿F(xiàn)頻率步進(jìn)、掃頻信號(hào)輸出。
[0023]所述的第一有效值檢波器2和第二有效值檢波器8均為采用集成化有效值檢波芯片AD637設(shè)計(jì)的有效值檢波器電路,可實(shí)現(xiàn)對(duì)任意交直流混合的正弦波、三角波、方波信號(hào)進(jìn)行有效值檢波,輸出對(duì)應(yīng)的直流電平信號(hào)。通過(guò)對(duì)AD637進(jìn)行外圍的補(bǔ)償電路設(shè)計(jì)、濾波電容的設(shè)計(jì),實(shí)現(xiàn)AD637的有效值檢波器功能。
[0024]所述的整形模塊14為采用LM339電壓比較器芯片設(shè)計(jì)的整形電路。
[0025]所述的FPGA相位差計(jì)數(shù)模塊5采用頂層化VHDL語(yǔ)言結(jié)構(gòu)設(shè)計(jì),包括分頻模塊、控制信號(hào)模塊、計(jì)數(shù)模塊和數(shù)據(jù)輸出模塊。所述的FPGA相位差計(jì)數(shù)模塊5與MSP430微控制器4之間的數(shù)據(jù)通信連接是通過(guò)8根I/O 口數(shù)據(jù)線和3根控制線連接,從而實(shí)現(xiàn)FPGA相位差計(jì)數(shù)模塊5通過(guò)分時(shí)復(fù)用的方式傳輸測(cè)量數(shù)據(jù),分為3個(gè)字節(jié)長(zhǎng)度。
[0026]所述的邏輯功能控制按鍵模塊12為矩陣鍵盤(pán)。
[0027]所述的I/U變換模塊I的采樣電阻通過(guò)MSP430微控制器4控制實(shí)現(xiàn)量程檔位的選擇。
[0028]所述的RS232通信模塊11用于與上位機(jī)的通訊測(cè)試連接。
[0029]本實(shí)施例的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀使用時(shí),操作邏輯功能控制按鍵模塊12操作,系統(tǒng)激勵(lì)端通過(guò)DDS信號(hào)生成模塊6實(shí)現(xiàn)DDS信號(hào)輸出,經(jīng)信號(hào)調(diào)理模塊7進(jìn)行功率放大后,作為無(wú)源非線性端口網(wǎng)絡(luò)的激勵(lì)信號(hào)。將激勵(lì)產(chǎn)生的電流信號(hào)經(jīng)I/U變換模塊I轉(zhuǎn)換后得到相應(yīng)的激勵(lì)電流信號(hào),分別送入第一有效值檢波器2和整形模塊14,最后由第一 ADC12采集模塊3采集檢波后的信號(hào)幅度;將激勵(lì)產(chǎn)生的電壓信號(hào)送入第二有效值檢波器8,最后由第二 ADC12采集模塊9采集檢波后的信號(hào)幅度,從而得到非線性端口網(wǎng)絡(luò)的導(dǎo)納值數(shù)據(jù)。系統(tǒng)運(yùn)行過(guò)程中利用FPGA相位差計(jì)數(shù)模塊5測(cè)量整形后電壓信號(hào)的相位差,以得到非線性端口網(wǎng)絡(luò)的導(dǎo)納角數(shù)據(jù),并通過(guò)液晶顯示模塊10顯示無(wú)源非線性端口網(wǎng)絡(luò)的導(dǎo)納值與導(dǎo)納角。本實(shí)施例的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀測(cè)量方便、操作簡(jiǎn)單、使用靈活,并可實(shí)現(xiàn)無(wú)源非線性端口網(wǎng)絡(luò)的幅頻特性曲線和相頻特性曲線的測(cè)量與繪制。
[0030]本實(shí)施例的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀的主要技術(shù)指標(biāo)為:
[0031](I)模擬頻帶寬度(TlMHz ;
[0032](2)最高實(shí)時(shí)采樣率 lMsps/12Bits ;
[0033](3)取樣緩沖器深度:4096點(diǎn);
[0034](4)掃頻步進(jìn)帶寬:100Hz?2MHz ;
[0035](5) ADC 采樣范圍:0V?3.3V ;
[0036](6)輸入阻抗:>500kΩ 最高輸入電壓:20Vpp ;
[0037](7)具有IOOHz?IMHz范圍的DDS (直接數(shù)字頻合成)信號(hào)生成能力;
[0038](8)可自動(dòng)計(jì)算測(cè)量導(dǎo)納值、導(dǎo)納角、阻抗值、阻抗角、幅頻特性衰減點(diǎn)、相頻特性衰減點(diǎn)等6種參量;
[0039](9)具有手動(dòng)的按鍵校準(zhǔn)功能,并可自動(dòng)計(jì)算其出差值。
【權(quán)利要求】
1.一種非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀,其特征在于:包括I/U變換模塊(I)、第一有效值檢波器(2)、第一 ADCl2采集模塊(3)、MSP430微控制器(4)、FPGA相位差計(jì)數(shù)模塊(5)、DDS信號(hào)生成模塊(6)、信號(hào)調(diào)理模塊(7)、第二有效值檢波器(8)、第二 ADC12采集模塊(9)、液晶顯示模塊(10)、RS232通信模塊(11 )、邏輯功能控制按鍵模塊(12)、電源模塊(13)和整形模塊(14); I/U變換模塊(I)與第一有效值檢波器(2 )電連接、第一有效值檢波器(2 )與第一 ADC12采集模塊(3)電連接、第一 ADC12采集模塊(3)與MSP430微控制器(4)電連接,第二有效值檢波器(8)與第二 ADC12采集模塊(9)電連接、第二 ADC12采集模塊(9)與MSP430微控制器(4)電連接,MSP430微控制器(4)還與液晶顯示模塊(10)、RS232通信模塊(11)、邏輯功能控制按鍵模塊(12)、DDS信號(hào)生成模塊(6)均電連接,DDS信號(hào)生成模塊(6)與信號(hào)調(diào)理模塊(7)電連接;I/U變換模塊(I)還與整形模塊(14)電連接,整形模塊(14)與FPGA相位差計(jì)數(shù)模塊(5)電連接;I/U變換模塊(I)還與MSP430微控制器(4)電連接;所述各模塊通過(guò)電源模塊(13)供電。
2.根據(jù)權(quán)利要求1所述的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀,其特征在于:所述的信號(hào)調(diào)理模塊(7)采用0P37減法電路和AD811功率放大電路。
3.根據(jù)權(quán)利要求2所述的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀,其特征在于:所述的DDS信號(hào)生成模塊(6)為基于AD9850設(shè)計(jì)的直接數(shù)字頻率合成器。
4.根據(jù)權(quán)利要求2所述的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀,其特征在于:所述的第一有效值檢波器(2)和第二有效值檢波器(8)均為采用集成化有效值檢波芯片AD637設(shè)計(jì)的有效值檢波器電路。
5.根據(jù)權(quán)利要求1所述的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀,其特征在于:所述的FPGA相位差計(jì)數(shù)模塊(5)采用頂層化VHDL語(yǔ)言結(jié)構(gòu)設(shè)計(jì),包括分頻模塊、控制信號(hào)模塊、計(jì)數(shù)模塊和數(shù)據(jù)輸出模塊。
6.根據(jù)權(quán)利要求1所述的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀,其特征在于:所述的FPGA相位差計(jì)數(shù)模塊(5)與MSP430微控制器(4)之間的數(shù)據(jù)通信連接是通過(guò)8根I/O 口數(shù)據(jù)線和3根控制線連接,從而實(shí)現(xiàn)FPGA相位差計(jì)數(shù)模塊(5)通過(guò)分時(shí)復(fù)用的方式傳輸測(cè)量數(shù)據(jù),分為3個(gè)字節(jié)長(zhǎng)度。
7.根據(jù)權(quán)利要求1所述的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀,其特征在于:所述的整形模塊14為采用LM339電壓比較器芯片設(shè)計(jì)的整形電路。
8.根據(jù)權(quán)利要求1所述的非線性網(wǎng)絡(luò)導(dǎo)納測(cè)試儀,其特征在于:所述的邏輯功能控制按鍵模塊(12)為矩陣鍵盤(pán)。
【文檔編號(hào)】G01R27/02GK203759123SQ201420117453
【公開(kāi)日】2014年8月6日 申請(qǐng)日期:2014年3月14日 優(yōu)先權(quán)日:2014年3月14日
【發(fā)明者】潘瑜, 陸毅, 羅印升, 劉波, 沈琳, 喬曉華, 錢(qián)志文, 朱幼蓮, 陸旭明, 朱小芹, 劉曉杰, 吳玉平, 張貴祥, 諸一琦, 盧丹 申請(qǐng)人:江蘇理工學(xué)院
網(wǎng)友詢(xún)問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1