一種基于fpga的高壓交聯(lián)電纜測試電源的制作方法
【專利摘要】本發(fā)明的基于FPGA的高壓交聯(lián)電纜測試電源，由控制繼電器、整流電路、濾波電路、逆變電路、勵磁變壓器、諧振電抗器依次連接，所述逆變電路由所述控制電路控制，交流電源經(jīng)變頻器輸出可調(diào)的交流電壓，輸入到所述勵磁變壓器，升壓后，輸入由所述諧振電抗器、電纜試品電容、勵磁變壓器組成的諧振回路。本發(fā)明采用串聯(lián)諧振型電路，可對不同長度的XLPE電纜進(jìn)行耐壓試驗(yàn)，通過FPGA實(shí)現(xiàn)自動頻率跟蹤的智能化控制提高系統(tǒng)的控制精度，具有重量輕、電源容量需求小、控制結(jié)構(gòu)簡單、控制方便，很適宜現(xiàn)場使用等優(yōu)點(diǎn)，在輸出功率為6kW的情況下，使電纜試品上承受的電壓穩(wěn)步升高到18kV，滿足18kV以下交聯(lián)聚乙烯電纜的耐壓測試要求。
【專利說明】—種基于FPGA的高壓交聯(lián)電纜測試電源
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種高壓測試電源領(lǐng)域，尤其涉及一種在采用串聯(lián)諧振型電路基礎(chǔ)上的高壓交聯(lián)電纜測試電源。
[0002]
【背景技術(shù)】
[0003]隨著城市改造工程的不斷實(shí)施，高電壓等級的電力電纜使用的也越來越多，其中以交聯(lián)聚乙烯電纜為主要代表的橡塑絕緣電纜應(yīng)用的最為普遍。它是利用化學(xué)方法使線型分子結(jié)構(gòu)的聚乙烯轉(zhuǎn)變?yōu)榱Ⅲw網(wǎng)狀結(jié)構(gòu)的交聯(lián)聚乙烯，從而大大的提高了電纜的機(jī)械-熱性能，同時也保持了電纜良好的電氣性能。XPLE電纜是交聯(lián)聚乙烯絕緣電纜的簡稱。交聯(lián)聚乙烯電纜具有重量很輕，安裝方便，熱性能很好，，傳輸容量大，允許工作溫度比較高，維護(hù)容易，無漏油，可靠性高，故障率低，工藝簡單，等許多優(yōu)點(diǎn)，正由于交聯(lián)聚乙烯(XLPE)電纜具有這些種種的優(yōu)點(diǎn)，從而成為以后高壓電纜發(fā)展的主要方向，在配電網(wǎng)中已經(jīng)逐步取代了油紙電纜，成為了大型工程中高壓電纜選取的主流品種。雖然交聯(lián)聚乙烯電纜在出廠前，都已經(jīng)過了非常嚴(yán)格的試驗(yàn)，但在運(yùn)輸、安裝等過程中，很可能對電纜造成許多新的損傷。所以在安裝好后，必須對新安裝的電纜進(jìn)行再次的安全檢測試驗(yàn)。
[0004]目前，高壓電纜耐壓測試的方法主要有直流耐壓測試、超低頻耐壓測試、振蕩波耐壓測試、工頻串聯(lián)諧振以及調(diào)頻諧振耐壓測試等方法。直流耐壓試驗(yàn)中，XLPE電纜在直流電壓下會產(chǎn)生“記憶”效應(yīng)，電纜內(nèi)部會存儲直流殘余電荷，疊加在工頻電壓峰值上，導(dǎo)致電纜絕緣層被擊穿；XLPE電纜絕緣層內(nèi)部容易產(chǎn)生水樹枝，在直流電壓下，會迅速的發(fā)展成電樹枝，從而導(dǎo)致介質(zhì)絕緣性能嚴(yán)重?fù)p壞。超低頻(0.1Hz)耐壓試驗(yàn)方法有很多優(yōu)點(diǎn)，但目前開發(fā)出來的超低頻試驗(yàn)設(shè)備最高輸出電壓不是很高，無法滿足較高壓電纜的試驗(yàn)要求。振蕩波耐壓測試由于每相電纜試驗(yàn)時，放電次數(shù)為50次,試驗(yàn)時間較長,放電響聲較大,對30kV或35kV中壓電纜，此方法顯得比較繁瑣。工頻串聯(lián)諧振試驗(yàn)靠調(diào)節(jié)電抗器電感值來達(dá)到調(diào)節(jié)電路諧振頻率的目的，電感值變化有一定范圍，所帶的容性負(fù)載也就有相應(yīng)的范圍限制，由于交聯(lián)聚乙烯絕緣電纜從幾十米到幾十千米都有可能，測試電纜的容量也會隨之變化，工頻串聯(lián)諧振試驗(yàn)很難滿足實(shí)際試驗(yàn)條件。
[0005]對于系統(tǒng)中控制部分來說，目前國內(nèi)采用模擬模塊實(shí)現(xiàn)PWM輸出已經(jīng)比較成熟了，并且因?yàn)槠涫褂煤唵?、方便、集成度高等?yōu)點(diǎn)在國內(nèi)得到廣泛應(yīng)用。但是這類芯片最大的缺點(diǎn)就是波形不穩(wěn)定，會受到電磁場和工作環(huán)境的影響，漂移現(xiàn)象嚴(yán)重，而且不易用微處理器控制，動態(tài)調(diào)節(jié)頻率和功率困難。同時，當(dāng)逆變器負(fù)載固有頻率發(fā)生變化時，如果此時逆變器的工作頻率不能隨之改變，就會使逆變器偏離最佳工作點(diǎn)，這不僅使逆變器橋臂上的開關(guān)器件開關(guān)損耗增加，而且當(dāng)逆變器偏離負(fù)載諧振點(diǎn)較遠(yuǎn)時，在一定的Q值下，還會使負(fù)載阻抗增大，使逆變器的功率容量不能充分利用，工作效率下降。

【發(fā)明內(nèi)容】
[0006]針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明采用串聯(lián)諧振型電路，提供了一種基于FPGA的高壓交聯(lián)電纜測試電源。
[0007]本發(fā)明的技術(shù)解決方案是:一種基于FPGA的高壓交聯(lián)電纜測試電源，由控制電路、逆變電路、濾波電路、整流電路、控制繼電器、整流濾波電路、勵磁變壓器、諧振電抗器、電纜試品電容組成，工作原理為:交流電源經(jīng)變頻器輸出可調(diào)的交流電壓，輸入到勵磁變壓器，升壓后，輸入由高壓諧振電抗器、電纜試品電容組成的諧振回路。
[0008]控制繼電器可以實(shí)時判斷系統(tǒng)故障并及時做出反應(yīng)。為了減小系統(tǒng)控制的復(fù)雜度，所述整流電路采用單相橋式不可控整流電路；所述濾波電路是由電容和電感組成的η型濾波電路；所述逆變電路是由4個IGBT組成的全橋逆變電路，前級逆變電路的控制電路實(shí)現(xiàn)調(diào)壓功能，后級逆變電路的控制電路實(shí)現(xiàn)調(diào)頻功能，這就滿足了電纜耐壓測試電源中電壓和頻率同時可調(diào)的要求；所述控制電路具有自動頻率跟蹤功能，核心是全數(shù)字化的鎖相環(huán)。
[0009]逆變器剛開始工作的時候需要驅(qū)動脈沖，因此必須先給一個他激頻率信號，經(jīng)過死區(qū)產(chǎn)生環(huán)節(jié)和PWM產(chǎn)生環(huán)節(jié)產(chǎn)生四路PWM波形來驅(qū)動全橋逆變，此時選擇器的開關(guān)信號為O ;當(dāng)逆變電路工作使得負(fù)載側(cè)電流達(dá)到一定的值后，選擇器開關(guān)信號變?yōu)?，電路由他激模式轉(zhuǎn)換為自激模式，取樣負(fù)載側(cè)電流經(jīng)過數(shù)字鎖相環(huán)后再產(chǎn)生四路PWM波來驅(qū)動全橋逆變。
[0010]本發(fā)明的有益效果是:本發(fā)明對于交聯(lián)聚乙烯電纜而言，采用交流耐壓試驗(yàn)，根據(jù)電纜實(shí)際電容的大小，選用變頻串聯(lián)諧振的試驗(yàn)方法，可以很好的模擬電纜的實(shí)際運(yùn)行情況；當(dāng)試驗(yàn)電纜被擊穿時，失去諧振條件，高壓電壓和低壓電流自動減小，因此不會擴(kuò)大被試品的故障點(diǎn)；通過FPGA實(shí)現(xiàn)自動頻率跟蹤的智能化控制更加能夠提高系統(tǒng)的控制精度，具有重量輕、電源容量需求小、控制結(jié)構(gòu)簡單、控制方便，很適宜現(xiàn)場使用等優(yōu)點(diǎn)，在輸出功率為6kW的情況下，可以使電纜試品上承受的電壓穩(wěn)步升高到18kV，滿足ISkV以下交聯(lián)聚乙烯電纜的耐壓測試要求。
[0011]
【專利附圖】

【附圖說明】
[0012]圖1為本發(fā)明工作原理圖。
[0013]圖2為本發(fā)明主電路結(jié)構(gòu)框圖。
[0014]圖3為本發(fā)明中控制電路設(shè)計框圖。
【具體實(shí)施方式】
[0015]以下結(jié)合附圖，通過具體實(shí)施例對本發(fā)明技術(shù)方案做進(jìn)一步的說明。
[0016]如圖1、圖2、圖3所示，圖1為本發(fā)明工作原理圖；圖2為本發(fā)明主電路結(jié)構(gòu)框圖；圖3為本發(fā)明中控制電路設(shè)計框圖。
[0017]本實(shí)施例的基于FPGA的高壓交聯(lián)電纜測試電源，由控制電路、逆變電路、濾波電路、整流電路、控制繼電器、整流濾波電路、勵磁變壓器、諧振電抗器、電纜試品電容組成，工作原理為:交流220V、50HZ的電源經(jīng)變頻器輸出30-300HZ頻率可調(diào)的電壓，輸入到勵磁變壓器，升壓至0-2000V，再經(jīng)諧振電抗器L或串并聯(lián)組合的電抗器和被試電纜Cx，構(gòu)成高壓主諧振回路，電容分壓器為純電容式，用來測量試驗(yàn)電壓。根據(jù)串聯(lián)諧振的原理及表達(dá)式，有:，其中Q是品質(zhì)因數(shù)，降低諧振電抗器和變壓器的內(nèi)阻，適當(dāng)增大諧振電抗器的電感量L，就可以在較小的勵磁電壓U下，使被試電纜Cx上產(chǎn)生幾十倍于Ue的試驗(yàn)輸出電壓[1]，同時，如果被試品被擊穿，電路立即失去諧振條件，被試品兩端的電壓急劇減小，從而起到了保護(hù)被試品的作用。
[0018]控制部分的核心是全數(shù)字化的鎖相環(huán)，是由數(shù)字鑒相器、數(shù)字環(huán)路濾波器和數(shù)控振蕩器組成，其中數(shù)字環(huán)路濾波器是由K變?？赡嬗嫈?shù)器構(gòu)成；數(shù)控振蕩器是由脈沖加減電路和除N計數(shù)器構(gòu)成；K變?？赡嬗嫈?shù)器和脈沖加減電路的時鐘分別設(shè)為Mf。和2Nf。，fc是環(huán)路的中心頻率，一般情況下，我們都取M和N是2的整數(shù)冪。
[0019]數(shù)字鑒相器是用來比較逆變負(fù)載側(cè)反饋信號Fin和除N計數(shù)器的輸出信號Fwt的相位差，因?yàn)楸鞠到y(tǒng)采用的是串聯(lián)諧振型電路，其逆變負(fù)載側(cè)電流的高次諧波分量小，基波分量最大，因此Fin是取自負(fù)載側(cè)的電流。數(shù)字鑒相器的輸出信號Utl是Fin和Frat的異或信號，它直接輸入到K變?？赡嬗嫈?shù)器，作為可逆計數(shù)器的方向脈沖。當(dāng)Utl為高電平時，計數(shù)器做減運(yùn)算，當(dāng)減到O時,輸出一個借位脈沖r2 ;當(dāng)Uci為低電平時,計數(shù)器做加運(yùn)算，當(dāng)加到設(shè)置的K值時，輸出一個進(jìn)位脈沖rL.rl和r2信號分別輸入到脈沖加減電路的inc端和dec端，當(dāng)沒有進(jìn)位或者借位信號時，電路僅對輸入時鐘進(jìn)行二分頻；當(dāng)有進(jìn)位信號時，就在輸入時鐘中插入半個脈沖；當(dāng)有借位信號時，就在輸入時鐘中減去半個脈沖，再將輸出信號idout進(jìn)行N分頻，以此來調(diào)節(jié)輸出信號Fwt的頻率來跟蹤輸入信號Fin的頻率。
[0020]因?yàn)樗矔r頻率和瞬時相位的關(guān)系是:，如果鎖相環(huán)的輸入信號和輸出信號的頻率差為，相位差為，則有:，根據(jù)公式可以看出，若要實(shí)現(xiàn)輸入信號和輸出信號的頻率相等，只要它們的相位差是一個恒定不變的常數(shù)即可，環(huán)路實(shí)現(xiàn)鎖定。
[0021]以上所述僅為本發(fā)明之較佳實(shí)施例而已，并非以此限制本發(fā)明的實(shí)施范圍，凡熟悉此項技術(shù)者，運(yùn)用本發(fā)明的原則及技術(shù)特征，所作的各種變更及裝飾，皆應(yīng)涵蓋于本權(quán)利要求書所界定的保護(hù)范疇之內(nèi)。
【權(quán)利要求】
1.一種基于FPGA的高壓交聯(lián)電纜測試電源，包括電纜試品電容、控制電路，其特征在于:它還由控制繼電器、整流電路、濾波電路、逆變電路、勵磁變壓器、諧振電抗器依次連接，所述逆變電路由所述控制電路控制，交流電源經(jīng)變頻器輸出可調(diào)的交流電壓，輸入到所述勵磁變壓器，升壓后，輸入由所述諧振電抗器、電纜試品電容、勵磁變壓器組成的諧振回路。
2.根據(jù)權(quán)利要求1所述的基于FPGA的高壓交聯(lián)電纜測試電源，其特征在于:所述整流電路采用單相橋式不可控整流電路；所述濾波電路是由電容和電感組成的π型濾波電路；所述逆變電路是由4個IGBT組成的全橋逆變電路，前級逆變電路的控制電路實(shí)現(xiàn)調(diào)壓，后級逆變電路的控制電路實(shí)現(xiàn)調(diào)頻；所述控制電路能夠自動頻率跟蹤，是一種全數(shù)字化的鎖相環(huán)。
3.根據(jù)權(quán)利要求2所述的基于FPGA的高壓交聯(lián)電纜測試電源，其特征在于:所述鎖相環(huán)是由數(shù)字鑒相器、數(shù)字環(huán)路濾波器和數(shù)控振蕩器組成，所述數(shù)字環(huán)路濾波器是由K變?？赡嬗嫈?shù)器構(gòu)成，所述數(shù)控振蕩器是由脈沖加減電路和除N計數(shù)器構(gòu)成；所述K變模可逆計數(shù)器和脈沖加減電路的時鐘分別設(shè)為Mf。和2Nf。，fc是環(huán)路的中心頻率。
4.根據(jù)權(quán)利要求3所述的基于FPGA的高壓交聯(lián)電纜測試電源，其特征在于:所述數(shù)字鑒相器是用來比較逆變負(fù)載側(cè)反饋信號Fin和除N計數(shù)器的輸出信號Fwt的相位差，所述數(shù)字鑒相器的輸出信號Utl是Fin和Fwt的異或信號，它直接輸入到所述K變?？赡嬗嫈?shù)器，作為可逆計數(shù)器的方向脈沖。
5.根據(jù)權(quán)利要求4所述的基于FPGA的高壓交聯(lián)電纜測試電源，其特征在于:當(dāng)Utl為高電平時，計數(shù)器做減運(yùn)算，當(dāng)減到O時，輸出一個借位脈沖r2 ;當(dāng)Utl為低電平時，計數(shù)器做加運(yùn)算，當(dāng)加到設(shè)置的K值時，輸出一個進(jìn)位脈沖rl ；rl和r2信號分別輸入到脈沖加減電路的inc端和dec端，當(dāng)沒有進(jìn)位或者借位信號時，電路僅對輸入時鐘進(jìn)行二分頻；當(dāng)有進(jìn)位信號時，就在輸入時鐘中插入半個脈沖；當(dāng)有借位信號時，就在輸入時鐘中減去半個脈沖，再將輸出信號idout進(jìn)行N分頻，以此來調(diào)節(jié)輸出信號Fwt的頻率來跟蹤輸入信號Fin的頻率。
【文檔編號】G01R1/28GK103823092SQ201410059306
【公開日】2014年5月28日 申請日期:2014年2月21日 優(yōu)先權(quán)日:2014年2月21日
【發(fā)明者】張海波, 黃銳, 孫邦伍, 王兆明, 王海娥 申請人:南京冠亞電源設(shè)備有限公司