降壓開關(guān)電源的制作方法
【專利摘要】降壓開關(guān)電源，包括輸出端與功率NMOS管控制端連接的邏輯驅(qū)動(dòng)電路，所述邏輯驅(qū)動(dòng)電路包括PWM信號(hào)產(chǎn)生器和用于直接驅(qū)動(dòng)功率NMOS柵極且成反相器連接形式的第一PMOS管和第一NMOS管，所述第一PMOS管和第一NMOS管的漏端作為邏輯驅(qū)動(dòng)電路的輸出端；所述邏輯驅(qū)動(dòng)電路的輸出端還連接一下拉支路。采用本實(shí)用新型所述的降壓開關(guān)電源，通過對(duì)柵極信號(hào)的控制和檢測即可實(shí)現(xiàn)電感電流過零和諧振波谷檢測，省去了多個(gè)外圍元件和減少芯片的引腳，大大降低了芯片和電源系統(tǒng)的成本。
【專利說明】降壓開關(guān)電源【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型屬于集成電路領(lǐng)域，涉及一種降壓開關(guān)電源。
【背景技術(shù)】
[0002]隔離式DC/DC轉(zhuǎn)換器在實(shí)現(xiàn)輸出與輸入電氣隔離時(shí)，通常采用變壓器來實(shí)現(xiàn)，由于變壓器具有變壓的功能，所以有利于擴(kuò)大轉(zhuǎn)換器的輸出應(yīng)用范圍，也便于實(shí)現(xiàn)不同電壓的多路輸出，或相同電壓的多種輸出。
[0003]在開關(guān)電源管理芯片中，根據(jù)電感電流電壓工作模式的不同可以分為CCM(連續(xù)電流工作模式)，BCM (臨界連續(xù)電流工作模式)，DCM(斷續(xù)電流工作模式)以及為了提高效率的QR (準(zhǔn)諧振控制模式)等。不同的電源系統(tǒng)設(shè)計(jì)中會(huì)采用不同的工作模式，例如在AC-DC的LED (Light Emitting Diode)照明電源設(shè)計(jì)中為了更簡單方便計(jì)算和控制LED的輸出電流，有芯片會(huì)采用BCM或DCM模式，通過檢測電感電流過零可實(shí)現(xiàn)對(duì)LED的恒流控制，有的芯片為了提高效率會(huì)采用QR控制模式，此時(shí)需要增加波谷檢測。
[0004]圖1給出了傳統(tǒng)的BUCK架構(gòu)檢測方法系統(tǒng)電路圖。L1，L2為耦合電感，DO為續(xù)流二極管，Ql為Low side功率NMOS開關(guān)管，Rfh和Rfl為分壓電阻。要實(shí)現(xiàn)LI和Np的電感電流過零檢測和諧振波谷檢測都需要通過ZCD引腳的電壓檢測輸入到控制芯片實(shí)現(xiàn)。
[0005]BCM工作模式是指在電感或變壓器的電流降低為零時(shí)產(chǎn)生開啟功率管信號(hào)，而QR工作模式是指在電感或變壓器電流降為零后在功率管的漏端會(huì)發(fā)生諧波振蕩，在諧振波形到達(dá)波谷的時(shí)候開啟功率管。
[0006]圖2給出了上述應(yīng)用圖中關(guān)鍵節(jié)點(diǎn)的電壓和電流波形?？刂菩酒ㄟ^檢測Z⑶波形的a電壓可實(shí)現(xiàn)電感電流的過零判斷，對(duì)諧振波谷的檢測則通過芯片內(nèi)部的波谷檢測電路檢測ZCD的b點(diǎn)實(shí)現(xiàn)。由于芯片為低壓控制器，ZCD需要為低壓波形，且其波形能夠映射LX的波形才可實(shí)現(xiàn)檢測功能。為了實(shí)現(xiàn)ZCD這一功能，三種電路需要增加耦合電感L2或輔助繞組Ns以及分壓電阻Rfh和Rf來實(shí)現(xiàn)。這額外的元器件增加的電感和變壓器的設(shè)計(jì)復(fù)雜度，同時(shí)也大幅增加了系統(tǒng)的成本。
實(shí)用新型內(nèi)容
[0007]針對(duì)現(xiàn)有的芯片為了實(shí)現(xiàn)電感電流過零和諧振波谷檢測需要增加耦合電感或輔助繞組以及分壓電阻，從而造成了增加系統(tǒng)設(shè)計(jì)復(fù)雜度和成本增加的不足，本實(shí)用新型提供一種降壓開關(guān)電源。
[0008]降壓開關(guān)電源，包括電感、續(xù)流二極管、功率MOS管和控制芯片，所述功率MOS管的源級(jí)到地之間連接有檢測電阻；所述功率MOS管的柵極和源級(jí)均與控制芯片連接，所述控制芯片包括控制根據(jù)輸出信號(hào)調(diào)節(jié)功率MOS管開關(guān)占空比的控制環(huán)路，其特征在于，所述控制環(huán)路還包括一下拉支路，所述下拉支路具備如下功能:在每周期內(nèi)功率NMOS管柵極下降沿結(jié)束后，下拉支路開始持續(xù)時(shí)間為Tl的下拉狀態(tài)。
[0009]對(duì)本領(lǐng)域技術(shù)人員，實(shí)現(xiàn)上述邏輯運(yùn)算功能容易實(shí)現(xiàn)，對(duì)復(fù)雜邏輯，可以利用硬件編程語言例如VHDL或VERILOG編程生成門級(jí)邏輯電路，本實(shí)用新型中上述邏輯功能相當(dāng)簡單，本領(lǐng)域技術(shù)人員可以直接根據(jù)邏輯關(guān)系，利用與門、或門、傳輸門、觸發(fā)器等門級(jí)電路組合實(shí)現(xiàn)。
[0010]優(yōu)選的，所述邏輯驅(qū)動(dòng)電路還包括屏蔽電路，所述屏蔽電路具備如下功能:在Tl結(jié)束后，開始持續(xù)時(shí)間為T2的屏蔽狀態(tài)，屏蔽狀態(tài)時(shí)，所述柵極比較器的輸出信號(hào)保持不變。
[0011]進(jìn)一步的，所述屏蔽電路由第一或非門和第二觸發(fā)計(jì)時(shí)器組成，所述第一或非門的兩個(gè)輸入端分別連接第二觸發(fā)計(jì)時(shí)器和柵極比較器的輸出端，所述第一或非門的輸出端作為電流過零和諧振波谷檢測信號(hào)輸出端；
[0012]所述第二觸發(fā)計(jì)時(shí)器的輸入端連接第一觸發(fā)計(jì)時(shí)器的輸出端，所述第二觸發(fā)計(jì)時(shí)器檢測輸入信號(hào)的下降沿，并以下降沿為起點(diǎn)，持續(xù)時(shí)間為T2的高電平輸出。
[0013]優(yōu)選的，還包括鉗位支路，所述鉗位支路由鉗位二極管和泄放NMOS管組成，所述鉗位二極管正向端和反向端分別連接邏輯驅(qū)動(dòng)電路的輸出端和泄放NMOS管的漏極，所述泄放NMOS管的源極接地，柵極連接所述第一 PMOS管和第一匪OS管的柵極
[0014]優(yōu)選的，所述下拉支路由下拉MOS管和與下拉管柵極連接的第一觸發(fā)計(jì)時(shí)器連接，所述第一觸發(fā)計(jì)時(shí)器的輸入端與PWM信號(hào)產(chǎn)生器的輸出端連接，所述第一觸發(fā)計(jì)時(shí)器檢測輸入信號(hào)的下降沿，并以下降沿為起點(diǎn)，持續(xù)時(shí)間為Tl的高電平輸出。
[0015]進(jìn)一步的，觸發(fā)計(jì)時(shí)器由第一支路、電容和第二或非門組成，
[0016]觸發(fā)計(jì)時(shí)器的信號(hào)輸入端通過第一支路與或非門的第一輸入端連接，所述第一支路包括至少3個(gè)以上的奇數(shù)個(gè)連續(xù)連接的反相器，所述電容連接在任一反相器的輸出端和地之間；
[0017]觸發(fā)計(jì)時(shí)器的信號(hào)輸入端還直接與第二或非門的第二輸入端連接，所述第二或非門的輸出端作為觸發(fā)計(jì)時(shí)器的輸出端。
[0018]本實(shí)用新型具有以下有益效果:
[0019]采用本實(shí)用新型所述的降壓開關(guān)電源，通過對(duì)柵極信號(hào)的控制和檢測即可實(shí)現(xiàn)電感電流過零和諧振波谷檢測，省去了多個(gè)外圍元件和減少芯片的引腳，大大降低了芯片和電源系統(tǒng)的成本。
【專利附圖】

【附圖說明】
[0020]圖1為傳統(tǒng)BUCK架構(gòu)下電流過零和諧振波谷檢測電路示意圖；
[0021]圖2為傳統(tǒng)BUCK架構(gòu)下關(guān)鍵節(jié)點(diǎn)的波形示意圖；
[0022]圖3示出本實(shí)用新型所述降壓開關(guān)電源一種【具體實(shí)施方式】示意圖；
[0023]圖4示出本實(shí)用新型所述控制芯片一種【具體實(shí)施方式】示意圖
[0024]圖5示出本實(shí)用新型如圖4的【具體實(shí)施方式】的節(jié)點(diǎn)波形示意圖。
【具體實(shí)施方式】
[0025]下面結(jié)合附圖，對(duì)本實(shí)用新型的【具體實(shí)施方式】作進(jìn)一步的詳細(xì)說明。
[0026]降壓開關(guān)電源，包括電感、續(xù)流二極管、功率MOS管和控制芯片，所述功率MOS管的源級(jí)到地之間連接有檢測電阻；所述功率MOS管的柵極和源級(jí)均與控制芯片連接，所述控制芯片包括控制根據(jù)輸出信號(hào)調(diào)節(jié)功率MOS管開關(guān)占空比的控制環(huán)路，其特征在于，所述控制環(huán)路還包括一下拉支路，所述下拉支路具備如下功能:在每周期內(nèi)功率NMOS管柵極下降沿結(jié)束后，下拉支路開始持續(xù)時(shí)間為Tl的下拉狀態(tài)。
[0027]如圖4所示給出本實(shí)用新型所述控制芯片一個(gè)【具體實(shí)施方式】，邏輯驅(qū)動(dòng)電路由第一觸發(fā)計(jì)時(shí)器、第二觸發(fā)計(jì)時(shí)器31、PWM比較器33、第三觸發(fā)計(jì)時(shí)器32、RS觸發(fā)器組成。其中第一、第二、第三觸發(fā)計(jì)時(shí)器分別產(chǎn)生700、800、20納秒延時(shí)。
[0028]Logic模塊產(chǎn)生信號(hào)AO控制PM1，NM2，模塊21的開關(guān)，Al控制NMl的開關(guān)，A2用于屏蔽一段時(shí)間內(nèi)CMPl比較器的輸出。AO為高電平時(shí)候，開啟PMl管,用于快速開啟Ql管，Ql工作在導(dǎo)通狀態(tài)。AO轉(zhuǎn)為低電平后，PMl關(guān)斷，Logic產(chǎn)生700ns脈寬的Al電平信號(hào)用于開啟匪I管，匪1對(duì)GATE進(jìn)行快速放電，Ql被關(guān)斷，同時(shí)匪2和NM3也處于開啟狀態(tài)。Al轉(zhuǎn)為低電平后，匪I關(guān)斷，GATE僅由匪2下拉關(guān)斷和模塊21進(jìn)行正電壓鉗位(D0為肖特基二極管)，電路處于等待過零和波谷檢測狀態(tài)，當(dāng)電感電流降為零時(shí)，LX節(jié)點(diǎn)發(fā)生諧振，GATE上的電壓會(huì)變?yōu)樨?fù)電壓，CMPl檢測GATE的負(fù)電壓同_30mV基準(zhǔn)進(jìn)行比較實(shí)現(xiàn)對(duì)過零和波谷的檢測。A2用于屏蔽在GATE處于檢測等待狀態(tài)前CMPl的錯(cuò)誤輸出信號(hào)，確保ZCD_Vally_Detect為正確的過零和波谷檢測輸出。
[0029]Logic模塊實(shí)現(xiàn)邏輯功能，對(duì)本領(lǐng)域技術(shù)人員，實(shí)現(xiàn)上述邏輯運(yùn)算功能均容易實(shí)現(xiàn)，對(duì)復(fù)雜邏輯，可以利用硬件編程語言例如VHDL或VERIL0G編程生成門級(jí)邏輯電路，上述邏輯功能相當(dāng)簡單，本領(lǐng)域技術(shù)人員可以直接根據(jù)邏輯關(guān)系，利用與門、或門、傳輸門、觸發(fā)器等門級(jí)電路組合實(shí)現(xiàn)。
[0030]簡單來說，大尺寸管子PMl和匪I實(shí)現(xiàn)對(duì)Ql的快速開啟和關(guān)斷，在完成快速關(guān)斷后，將GATE的下拉阻抗增大，等待LX發(fā)生諧振，發(fā)生諧振時(shí)，Ql的Cgd寄生電容會(huì)耦合電流至下拉阻抗產(chǎn)生的負(fù)電壓來觸發(fā)CMPl比較器實(shí)現(xiàn)檢測。若不改變下拉阻抗的，直接用匪I的下拉阻抗實(shí)現(xiàn)對(duì)LX的波形檢測，耦合電流在匪I上產(chǎn)生的電壓會(huì)只有幾毫伏，比較器將很難實(shí)現(xiàn)正確的檢測。
[0031]對(duì)匪2下拉阻抗的設(shè)計(jì)應(yīng)滿足下面公式:
[0032]
【權(quán)利要求】
1.降壓開關(guān)電源，包括電感、續(xù)流二極管、功率MOS管和控制芯片，所述功率MOS管的源級(jí)到地之間連接有檢測電阻；所述功率MOS管的柵極和源級(jí)均與控制芯片連接，所述控制芯片包括控制根據(jù)輸出信號(hào)調(diào)節(jié)功率MOS管開關(guān)占空比的控制環(huán)路，其特征在于，所述控制環(huán)路還包括一下拉支路，所述下拉支路具備如下功能:在每周期內(nèi)功率NMOS管柵極下降沿結(jié)束后，下拉支路開始持續(xù)時(shí)間為Tl的下拉狀態(tài)，所述Tl持續(xù)時(shí)間不大于開關(guān)電源工作周期的10%。
2.如權(quán)利要求1所述的降壓開關(guān)電源，其特征在于，所述邏輯驅(qū)動(dòng)電路還包括屏蔽電路，所述屏蔽電路具備如下功能:在Tl結(jié)束后，開始持續(xù)時(shí)間為T2的屏蔽狀態(tài)，屏蔽狀態(tài)時(shí)，所述柵極比較器的輸出信號(hào)保持不變。
3.如權(quán)利要求2所述的降壓開關(guān)電源，其特征在于，所述屏蔽電路由第一或非門和第二觸發(fā)計(jì)時(shí)器組成，所述第一或非門的兩個(gè)輸入端分別連接第二觸發(fā)計(jì)時(shí)器和柵極比較器的輸出端，所述第一或非門的輸出端作為電流過零和諧振波谷檢測信號(hào)輸出端；所述第二觸發(fā)計(jì)時(shí)器的輸入端連接第一觸發(fā)計(jì)時(shí)器的輸出端，所述第二觸發(fā)計(jì)時(shí)器檢測輸入信號(hào)的下降沿，并以下降沿為起點(diǎn)，持續(xù)時(shí)間為T2的高電平輸出。
4.如權(quán)利要求1所述的降壓開關(guān)電源，其特征在于，還包括鉗位支路，所述鉗位支路由鉗位二極管和泄放NMOS管組成，所述鉗位二極管正向端和反向端分別連接邏輯驅(qū)動(dòng)電路的輸出端和泄放NMOS管的漏極，所述泄放NMOS管的源極接地，柵極連接所述第一 PMOS管和第一 NMOS管的柵極。
5.如權(quán)利要求1所述的降壓開關(guān)電源，其特征在于，所述下拉支路由下拉MOS管和與下拉管柵極連接的第一觸發(fā)計(jì)時(shí)器連接，所述第一觸發(fā)計(jì)時(shí)器的輸入端與PWM信號(hào)產(chǎn)生器的輸出端連接，所述第一觸發(fā)計(jì)時(shí)器檢測輸入信號(hào)的下降沿，并以下降沿為起點(diǎn)，持續(xù)時(shí)間為Tl的高電平輸出。
6.如權(quán)利要求3或5所述的降壓開關(guān)電源，其特征在于，觸發(fā)計(jì)時(shí)器由第一支路、電容和第二或非門組成，觸發(fā)計(jì)時(shí)器的信號(hào)輸入端通過第一支路與或非門的第一輸入端連接，所述第一支路包括至少3個(gè)以上的奇數(shù)個(gè)連續(xù)連接的反相器，所述電容連接在任一反相器的輸出端和地之間；觸發(fā)計(jì)時(shí)器的信號(hào)輸入端還直接與第二或非門的第二輸入端連接，所述第二或非門的輸出端作為觸發(fā)計(jì)時(shí)器的輸出端。
【文檔編號(hào)】G01R19/04GK203574543SQ201320769161
【公開日】2014年4月30日 申請(qǐng)日期:2013年11月30日 優(yōu)先權(quán)日:2013年11月30日
【發(fā)明者】易坤, 陳雪松, 高繼, 趙方麟 申請(qǐng)人:成都岷創(chuàng)科技有限公司