降壓開關(guān)電源功率管過零檢測電路的制作方法
【專利摘要】降壓開關(guān)電源功率管過零檢測電路，包括輸出端與功率NMOS管控制端連接的邏輯驅(qū)動電路，所述邏輯驅(qū)動電路包括PWM信號產(chǎn)生器和用于直接驅(qū)動功率NMOS柵極且成反相器連接形式的第一PMOS管和第一NMOS管，所述第一PMOS管和第一NMOS管的漏端作為邏輯驅(qū)動電路的輸出端；所述邏輯驅(qū)動電路的輸出端還連接一下拉支路。采用本實用新型所述的降壓開關(guān)電源功率管過零檢測電路，通過對柵極信號的控制和檢測即可實現(xiàn)電感電流過零和諧振波谷檢測，省去了多個外圍元件和減少芯片的引腳，大大降低了芯片和電源系統(tǒng)的成本。
【專利說明】降壓開關(guān)電源功率管過零檢測電路
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于集成電路領(lǐng)域，涉及一種降壓開關(guān)電源功率管過零檢測電路。
【背景技術(shù)】
[0002]隔離式DC/DC轉(zhuǎn)換器在實現(xiàn)輸出與輸入電氣隔離時，通常采用變壓器來實現(xiàn)，由于變壓器具有變壓的功能，所以有利于擴大轉(zhuǎn)換器的輸出應(yīng)用范圍，也便于實現(xiàn)不同電壓的多路輸出，或相同電壓的多種輸出。
[0003]在開關(guān)電源管理芯片中，根據(jù)電感電流電壓工作模式的不同可以分為CCM(連續(xù)電流工作模式)，BCM (臨界連續(xù)電流工作模式)，DCM(斷續(xù)電流工作模式)以及為了提高效率的QR (準諧振控制模式)等。不同的電源系統(tǒng)設(shè)計中會采用不同的工作模式，例如在AC-DC的LED (Light Emitting Diode)照明電源設(shè)計中為了更簡單方便計算和控制LED的輸出電流，有芯片會采用BCM或DCM模式，通過檢測電感電流過零可實現(xiàn)對LED的恒流控制，有的芯片為了提高效率會采用QR控制模式，此時需要增加波谷檢測。
[0004]圖1給出了傳統(tǒng)的BUCK架構(gòu)檢測方法系統(tǒng)電路圖。L1，L2為耦合電感，DO為續(xù)流二極管，Ql為Low side功率NMOS開關(guān)管，Rfh和Rfl為分壓電阻。要實現(xiàn)LI和Np的電感電流過零檢測和諧振波谷檢測都需要通過ZCD引腳的電壓檢測輸入到控制芯片實現(xiàn)。
[0005]BCM工作模式是指在電感或變壓器的電流降低為零時產(chǎn)生開啟功率管信號，而QR工作模式是指在電感或變壓器電流降為零后在功率管的漏端會發(fā)生諧波振蕩，在諧振波形到達波谷的時候開啟功率管。
[0006]圖2給出了上述應(yīng)用圖中關(guān)鍵節(jié)點的電壓和電流波形?？刂菩酒ㄟ^檢測Z⑶波形的a電壓可實現(xiàn)電感電流的過零判斷，對諧振波谷的檢測則通過芯片內(nèi)部的波谷檢測電路檢測ZCD的b點實現(xiàn)。由于芯片為低壓控制器，ZCD需要為低壓波形，且其波形能夠映射LX的波形才可實現(xiàn)檢測功能。為了實現(xiàn)ZCD這一功能，三種電路需要增加耦合電感L2或輔助繞組Ns以及分壓電阻Rfh和Rf來實現(xiàn)。這額外的元器件增加的電感和變壓器的設(shè)計復(fù)雜度，同時也大幅增加了系統(tǒng)的成本。
實用新型內(nèi)容
[0007]針對現(xiàn)有的芯片為了實現(xiàn)電感電流過零和諧振波谷檢測需要增加耦合電感或輔助繞組以及分壓電阻，從而造成了增加系統(tǒng)設(shè)計復(fù)雜度和成本增加的不足，本實用新型提供一種降壓開關(guān)電源功率管過零檢測電路。
[0008]降壓開關(guān)電源功率管過零檢測電路，包括輸出端與功率NMOS管控制端連接的邏輯驅(qū)動電路，所述邏輯驅(qū)動電路包括PWM信號產(chǎn)生器和用于直接驅(qū)動功率NMOS柵極且成反相器連接形式的第一 PMOS管和第一 NMOS管，所述第一 PMOS管和第一 NMOS管的漏端作為邏輯驅(qū)動電路的輸出端；
[0009]所述邏輯驅(qū)動電路的輸出端還連接一下拉支路，所述下拉支路具備如下功能:在每周期內(nèi)功率NMOS管柵極下降沿結(jié)束后，下拉支路開始持續(xù)時間為Tl的下拉狀態(tài)；所述PWM信號產(chǎn)生器包括用于檢測電感電流的電流比較器和RS觸發(fā)器，所述電流比較器和柵極比較器的輸出端分別連接RS觸發(fā)器的S端和R端，RS觸發(fā)器的Q端為PWM信號產(chǎn)生器的輸出端。
[0010]對本領(lǐng)域技術(shù)人員，實現(xiàn)上述邏輯運算功能容易實現(xiàn)，對復(fù)雜邏輯，可以利用硬件編程語言例如VHDL或VERIL0G編程生成門級邏輯電路，本實用新型中上述邏輯功能相當簡單，本領(lǐng)域技術(shù)人員可以直接根據(jù)邏輯關(guān)系，利用與門、或門、傳輸門、觸發(fā)器等門級電路組合實現(xiàn)。
[0011]優(yōu)選的，所述邏輯驅(qū)動電路還包括屏蔽電路，所述屏蔽電路具備如下功能:在Tl結(jié)束后，開始持續(xù)時間為T2的屏蔽狀態(tài)，屏蔽狀態(tài)時，所述柵極比較器的輸出信號保持不變。
[0012]進一步的，所述屏蔽電路由第一或非門和第二觸發(fā)計時器組成，所述第一或非門的兩個輸入端分別連接第二觸發(fā)計時器和柵極比較器的輸出端，所述第一或非門的輸出端作為電流過零和諧振波谷檢測信號輸出端；
[0013]所述第二觸發(fā)計時器的輸入端連接第一觸發(fā)計時器的輸出端，所述第二觸發(fā)計時器檢測輸入信號的下降沿，并以下降沿為起點，持續(xù)時間為T2的高電平輸出。
[0014]優(yōu)選的，所述下拉支路由下拉MOS管和與下拉管柵極連接的第一觸發(fā)計時器連接，所述第一觸發(fā)計時器的輸入端與PWM信號產(chǎn)生器的輸出端連接，所述第一觸發(fā)計時器檢測輸入信號的下降沿，并以下降沿為起點，持續(xù)時間為Tl的高電平輸出。
[0015]進一步的，觸發(fā)計時器由第一支路、電容和第二或非門組成，
[0016]觸發(fā)計時器的信號輸入端通過第一支路與或非門的第一輸入端連接，所述第一支路包括至少3個以上的奇數(shù)個連續(xù)連接的反相器，所述電容連接在任一反相器的輸出端和地之間；
[0017]觸發(fā)計時器的信號輸入端還直接與第二或非門的第二輸入端連接，所述第二或非門的輸出端作為觸發(fā)計時器的輸出端。
[0018]本實用新型具有以下有益效果:
[0019]采用本實用新型所述的降壓開關(guān)電源功率管過零檢測電路，通過對柵極信號的控制和檢測即可實現(xiàn)電感電流過零和諧振波谷檢測，省去了多個外圍元件和減少芯片的引腳，大大降低了芯片和電源系統(tǒng)的成本。
【專利附圖】

【附圖說明】
[0020]圖1為BUCK架構(gòu)下電流過零和諧振波谷檢測電路示意圖；
[0021]圖2為BUCK架構(gòu)下關(guān)鍵節(jié)點的波形示意圖；
[0022]圖3示出本實用新型一種【具體實施方式】示意圖；
[0023]圖4示出本實用新型一種【具體實施方式】節(jié)點波形示意圖。
【具體實施方式】
[0024]下面結(jié)合附圖，對本實用新型的【具體實施方式】作進一步的詳細說明。
[0025]降壓開關(guān)電源功率管過零檢測電路，包括輸出端與功率NMOS管控制端連接的邏輯驅(qū)動電路，所述邏輯驅(qū)動電路包括PWM信號產(chǎn)生器和用于直接驅(qū)動功率NMOS柵極且成反相器連接形式的第一 PMOS管和第一 NMOS管，所述第一 PMOS管和第一 NMOS管的漏端作為邏輯驅(qū)動電路的輸出端；所述邏輯驅(qū)動電路的輸出端還連接一下拉支路，所述下拉支路具備如下功能:在每周期內(nèi)功率NMOS管柵極下降沿結(jié)束后，下拉支路開始持續(xù)時間為Tl的下拉狀態(tài)；所述PWM信號產(chǎn)生器包括用于檢測電感電流的電流比較器和RS觸發(fā)器，所述電流比較器和柵極比較器的輸出端分別連接RS觸發(fā)器的S端和R端，RS觸發(fā)器的Q端為PWM信號產(chǎn)生器的輸出端。
[0026]如圖3所示給出本實用新型一個【具體實施方式】，邏輯驅(qū)動電路由第一觸發(fā)計時器、第二觸發(fā)計時器31、PWM比較器33、第三觸發(fā)計時器32、RS觸發(fā)器組成。其中第一、第二、第三觸發(fā)計時器分別產(chǎn)生700、800、20納秒延時。
[0027]Logic模塊產(chǎn)生信號AO控制PM1，NM2，模塊21的開關(guān)，Al控制NMl的開關(guān)，A2用于屏蔽一段時間內(nèi)CMPl比較器的輸出。AO為高電平時候，開啟PMl管,用于快速開啟Ql管，Ql工作在導(dǎo)通狀態(tài)。AO轉(zhuǎn)為低電平后，PMl關(guān)斷，Logic產(chǎn)生700ns脈寬的Al電平信號用于開啟匪I管，匪I對GATE進行快速放電，Ql被關(guān)斷，同時匪2和匪3也處于開啟狀態(tài)。Al轉(zhuǎn)為低電平后，匪I關(guān)斷，GATE僅由匪2下拉關(guān)斷和模塊21進行正電壓鉗位(D0為肖特基二極管)，電路處于等待過零和波谷檢測狀態(tài)，當電感電流降為零時，LX節(jié)點發(fā)生諧振，GATE上的電壓會變?yōu)樨撾妷?，CMPl檢測GATE的負電壓同_30mV基準進行比較實現(xiàn)對過零和波谷的檢測。A2用于屏蔽在GATE處于檢測等待狀態(tài)前CMPl的錯誤輸出信號，確保ZCD_Vally_Detect為正確的過零和波谷檢測輸出。
[0028]Logic模塊實現(xiàn)邏輯功能，對本領(lǐng)域技術(shù)人員，實現(xiàn)上述邏輯運算功能均容易實現(xiàn)，對復(fù)雜邏輯，可以利用硬件編程語言例如VHDL或VERIL0G編程生成門級邏輯電路，上述邏輯功能相當簡單，本領(lǐng)域技術(shù)人員可以直接根據(jù)邏輯關(guān)系，利用與門、或門、傳輸門、觸發(fā)器等門級電路組合實現(xiàn)。
[0029]簡單來說，大尺寸管子PMl和匪I實現(xiàn)對Ql的快速開啟和關(guān)斷，在完成快速關(guān)斷后，將GATE的下拉阻抗增大，等待LX發(fā)生諧振，發(fā)生諧振時，Ql的Cgd寄生電容會耦合電流至下拉阻抗產(chǎn)生的負電壓來觸發(fā)CMPl比較器實現(xiàn)檢測。若不改變下拉阻抗的，直接用匪I的下拉阻抗實現(xiàn)對LX的波形檢測，耦合電流在匪I上產(chǎn)生的電壓會只有幾毫伏，比較器將很難實現(xiàn)正確的檢測。`
[0030]對匪2下拉阻抗的設(shè)計應(yīng)滿足下面公式:
[0031]RNMi?Rffl2?l/sCgs公式(I)
[0032]s的頻率為諧振頻率:
[0033]f=2 31 * XTTWZ；公式⑵
[0034]Clx為LX節(jié)點的寄生電容。常見的Ι/sCgs阻抗通常在千歐姆級別，可設(shè)置Rnm2為百歐姆級別，在諧振時GATE的等效阻抗可近似認為Rnm2。此時GATE上的電壓可近似表示為
[0035]Fgafs =R.v.1S公式(3)
[0036]該電壓可實現(xiàn)對LX波形的斜率檢測，檢測低斜率值即可反映過零和波谷點。
[0037]圖4給出實際的工作波形?？梢钥闯鯶CD_Vally_detect的第一個上升沿反映了電感LI的過零狀態(tài)點，而第一個下降沿則反映LX的波谷點。A2信號對GATE在等待檢測之前的錯誤的CMPl輸出信號進行屏蔽，例如在Al對麗I關(guān)斷時候，由于麗I的Cgd電荷放電會在GATE上產(chǎn)生負電壓誤觸發(fā)CMPl比較器。在LX發(fā)生諧振時，GATE被耦合的電壓壓降正向會被模塊21鉗位在0.3V(肖特基DO的正向?qū)▔航?，負向會被麗I的漏襯底二極管鉗位在0.5V左右，確保了 Ql不會被誤開啟或損壞。
[0038]需要指出的是，在本領(lǐng)域的技術(shù)人員應(yīng)該知道，本實用新型中描述的具體電路實施例，僅僅是為了闡述這種通過控制GATE阻抗和檢測GATE電壓實現(xiàn)過零和波谷檢測的方法，具體電路的實施還可有其它多種可能。例如模塊21中的鉗位電路，當GATE驅(qū)動高閾值MOSFET時候，也可采用二極管連接的NPN或者采用鉗位的運放等，CMPl的-30mv檢測閾值也需根據(jù)匪2的阻抗和所采用CMPl是否采用低失調(diào)高速比較器來進行優(yōu)化。
[0039]前文所述的為本實用新型的各個優(yōu)選實施例，各個優(yōu)選實施例中的優(yōu)選實施方式如果不是明顯自相矛盾或以某一優(yōu)選實施方式為前提，各個優(yōu)選實施方式都可以任意疊加組合使用，所述實施例以及實施例中的具體參數(shù)僅是為了清楚表述實用新型人的實用新型驗證過程，并非用以限制本實用新型的專利保護范圍，本實用新型的專利保護范圍仍然以其權(quán)利要求書為準，凡是運用本實用新型的說明書及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應(yīng)包含在本實用新型的保護范圍內(nèi)。
【權(quán)利要求】
1.降壓開關(guān)電源功率管過零檢測電路，包括輸出端與功率NMOS管控制端連接的邏輯驅(qū)動電路，所述邏輯驅(qū)動電路包括PWM信號產(chǎn)生器和用于直接驅(qū)動功率NMOS柵極且成反相器連接形式的第一 PMOS管和第一 NMOS管，所述第一 PMOS管和第一 NMOS管的漏端作為邏輯驅(qū)動電路的輸出端；其特征在于，所述邏輯驅(qū)動電路的輸出端還連接一下拉支路，所述下拉支路具備如下功能:在每周期內(nèi)功率NMOS管柵極下降沿結(jié)束后，下拉支路開始持續(xù)時間為Tl的下拉狀態(tài)；所述PWM信號產(chǎn)生器包括用于檢測電感電流的電流比較器和RS觸發(fā)器，所述電流比較器和柵極比較器的輸出端分別連接RS觸發(fā)器的S端和R端，RS觸發(fā)器的Q端為PWM信號產(chǎn)生器的輸出端。
2.如權(quán)利要求1所述的降壓開關(guān)電源功率管過零檢測電路，其特征在于，所述邏輯驅(qū)動電路還包括屏蔽電路，所述屏蔽電路具備如下功能:在Tl結(jié)束后，開始持續(xù)時間為T2的屏蔽狀態(tài)，屏蔽狀態(tài)時，所述柵極比較器的輸出信號保持不變。
3.如權(quán)利要求2所述的降壓開關(guān)電源功率管過零檢測電路，其特征在于，所述屏蔽電路由第一或非門和第二觸發(fā)計時器組成，所述第一或非門的兩個輸入端分別連接第二觸發(fā)計時器和柵極比較器的輸出端，所述第一或非門的輸出端作為電流過零和諧振波谷檢測信號輸出端；所述第二觸發(fā)計時器的輸入端連接第一觸發(fā)計時器的輸出端，所述第二觸發(fā)計時器檢測輸入信號的下降沿，并以下降沿為起點，持續(xù)時間為T2的高電平輸出。
4.如權(quán)利要求1所述的降壓開關(guān)電源功率管過零檢測電路，其特征在于，所述下拉支路由下拉MOS管和與下拉管柵極連接的第一觸發(fā)計時器連接，所述第一觸發(fā)計時器的輸入端與PWM信號產(chǎn)生器的輸出端連接，所述第一觸發(fā)計時器檢測輸入信號的下降沿，并以下降沿為起點，持續(xù)時間為Tl的高電平輸出。
5.如權(quán)利要求2或4所述的降壓開關(guān)電源功率管過零檢測電路，其特征在于，觸發(fā)計時器由第一支路、電容和第二或非門組成，觸發(fā)計時器的信號輸入端通過第一支路與或非門的第一輸入端連接，所述第一支路包括至少3個以上的奇數(shù)個連續(xù)連接的反相器，所述電容連接在任一反相器的輸出端和地之間；觸發(fā)計時器的信號輸入端還直接與第二或非門的第二輸入端連接，所述第二或非門的輸出端作為觸發(fā)計時器的輸出端。
【文檔編號】G01R19/175GK203596730SQ201320769133
【公開日】2014年5月14日 申請日期:2013年11月30日 優(yōu)先權(quán)日:2013年11月30日
【發(fā)明者】高繼, 趙方麟, 易坤, 陳雪松 申請人:成都岷創(chuàng)科技有限公司