一種動(dòng)態(tài)emmi系統(tǒng)及其實(shí)現(xiàn)方法和應(yīng)用方法
【專利摘要】本發(fā)明公開了一種動(dòng)態(tài)EMMI系統(tǒng)及其實(shí)現(xiàn)方法和應(yīng)用方法，包括通用EMMI平臺(tái)、安裝有需分析芯片的通用PCB基板、信號(hào)發(fā)生器以及外部電源。本發(fā)明具有如下優(yōu)點(diǎn)或者有益效果：1.采用簡單的信號(hào)發(fā)生器和通用PCB基板，使SRAM等存儲(chǔ)器芯片或者簡單的邏輯IC進(jìn)入預(yù)定工作模式，在此情況下進(jìn)行EMMI熱點(diǎn)的抓取，低成本的實(shí)現(xiàn)了動(dòng)態(tài)EMMI操作；2.豐富了失效定位方法，對(duì)于不太容易定位的存儲(chǔ)器芯片失效模式，能迅速定位到有缺陷的某個(gè)存儲(chǔ)單元，極大的增加了后面的PFA效率和成功率，縮短了良率分析的周期，可廣泛應(yīng)用于各種良率提升分析和IP分析。
【專利說明】一種動(dòng)態(tài)EMMI系統(tǒng)及其實(shí)現(xiàn)方法和應(yīng)用方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體測試分析【技術(shù)領(lǐng)域】，尤其涉及一種動(dòng)態(tài)EMMI系統(tǒng)及其實(shí)現(xiàn)方法和應(yīng)用方法。
【背景技術(shù)】
[0002]半導(dǎo)體器件和電路制造技術(shù)飛速發(fā)展，器件特征尺寸不斷下降，而集成度不斷上升。這兩方面的變化都給失效缺陷定位和失效機(jī)理的分析帶來巨大的挑戰(zhàn)。而EMMI (Emission Microscope，微光顯微鏡)技術(shù)作為ー種新型的高分辨率微觀缺陷定位技術(shù)，能夠在大范圍內(nèi)迅速準(zhǔn)確地進(jìn)行器件失效缺陷定位，因而在器件失效分析中得到廣泛使用。光發(fā)射微光顯微鏡(EMMI)與光束誘導(dǎo)電阻變化(OBIRCH，Optical BeamInduced Resistance Change)功能常見集成在一個(gè)檢測系統(tǒng)，合稱 PEM (Photo EmissionMicroscope)，兩者互為補(bǔ)充，能夠很好的應(yīng)對(duì)絕大多數(shù)失效模式。
[0003]在存在著漏電、擊穿、熱載流子效應(yīng)的半導(dǎo)體器件中，其失效點(diǎn)由于電致發(fā)光過程而產(chǎn)生發(fā)光現(xiàn)象，這些光子流通過收集和增強(qiáng)，再經(jīng)過CXD光電轉(zhuǎn)換和圖像處理，得到ー張發(fā)光像，將發(fā)光像和器件表面的光學(xué)反射像疊加，就能對(duì)失效點(diǎn)和缺陷進(jìn)行定位。
[0004]中國專利申請(qǐng)“半導(dǎo)體器件的失效分析方法”申請(qǐng)?zhí)枴?01010605339.6”公開了一種半導(dǎo)體器件的失效分析方法，其包括步驟:去除半導(dǎo)體器件背面的銅層；對(duì)半導(dǎo)體器件背面的硅層進(jìn)行減??；及使用微光顯微鏡(EMMI)和/或鐳射光束誘發(fā)阻抗值變化測試(OBIRCH)電性定位設(shè)備定位半導(dǎo)體器件背面的失效點(diǎn)，該申請(qǐng)通過對(duì)半導(dǎo)體器件的背面進(jìn)行除銅、硅層減薄及失效點(diǎn)定位，節(jié)約了時(shí)間，提高了效率及成功率。
[0005]隨著集成電 路的發(fā)展，芯片外圍pad (焊盤)的數(shù)目也從早期的幾個(gè)幾十個(gè)發(fā)展到現(xiàn)在的上百個(gè)之多，エ藝也隨著摩爾定律減小到65nm、40nm，甚至更小。PEM中的EMMI機(jī)臺(tái)一般只有四根探針，且只能施加靜態(tài)DC信號(hào)，對(duì)一般的芯片在簡單的DC狀態(tài)下就能激發(fā)漏電的情況較為有效。但是大多數(shù)情況下，簡單的電源實(shí)施靜態(tài)加壓并不會(huì)使有問題或者缺陷的電路處于工作狀態(tài)，它需要施加一定激勵(lì)條件使芯片的輸入端通過ー個(gè)或者多個(gè)周期進(jìn)入特定的工作(功能)模式，使時(shí)序電路的有限狀態(tài)機(jī)進(jìn)入到某個(gè)特定狀態(tài)或者組合邏輯電路進(jìn)入某個(gè)邏輯狀態(tài)。在這個(gè)狀態(tài)下，問題電路處于活動(dòng)或者激活狀態(tài)，從而漏電情況較靜態(tài)狀態(tài)大為明顯。傳統(tǒng)的靜態(tài)EMMI對(duì)這種復(fù)雜的芯片失效定位卻是無能為カ的。
[0006]傳統(tǒng)的靜態(tài)EMMI對(duì)于功能失效的芯片問題的失效定位常規(guī)方法是使用ATE(Automatic Test Equipment,自動(dòng)測試設(shè)備)測試機(jī)臺(tái)為芯片施加電信號(hào)。這種方案雖然可以解決部分復(fù)雜多通道測試向量施加問題，但是有三個(gè)主要缺點(diǎn)--第一，ATE測試儀的成本很高，運(yùn)用動(dòng)態(tài)EMMI進(jìn)行失效定位需要大量的時(shí)間進(jìn)行系統(tǒng)連接和測試程序調(diào)試，從而會(huì)占用大量的測試及分析或者量產(chǎn)機(jī)時(shí)；第二，很多ATE測試儀精密且昂貴，針對(duì)每個(gè)失效分析案例經(jīng)常要不斷調(diào)整測試方案，稍有不慎就可能對(duì)ATE測試儀造成損壞；第三，由于測試設(shè)備體積原因，ATE測試儀和EMMI機(jī)臺(tái)之間連線復(fù)雜并且冗長，造成容易引入連接性失效或者引入額外測試等影響。如何以最廉價(jià)有效的方式，給芯片施加合適的輸入信號(hào)，使芯片內(nèi)部電路進(jìn)入故障激發(fā)模式，以重現(xiàn)失效模式，是有效利用EMMI機(jī)臺(tái)進(jìn)行失效分析的一個(gè)難題。

【發(fā)明內(nèi)容】

[0007]針對(duì)上述存在的問題，本發(fā)明公開ー種新型低成本的動(dòng)態(tài)EMMI系統(tǒng)及其實(shí)現(xiàn)方法和應(yīng)用方法，克服了現(xiàn)有技術(shù)中對(duì)于復(fù)雜的芯片無法進(jìn)行動(dòng)態(tài)EMMI失效定位的問題，以最廉價(jià)有效的方式，給芯片施加合適的輸入信號(hào)，使芯片內(nèi)部電路進(jìn)入故障激發(fā)模式，以重現(xiàn)失效模式，從而有效利用EMMI機(jī)臺(tái)進(jìn)行失效分析。
[0008]為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:
[0009]一種動(dòng)態(tài)EMMI系統(tǒng)，其中，包括通用EMMI平臺(tái)、安裝有需分析芯片的通用PCB基板、信號(hào)發(fā)生器以及外部電源，所述通用PCB基板設(shè)有引出端子，所述引出端子的一端與所述需分析芯片的信號(hào)引腳打線連接，所述引出端子的另一端與所述外部電源或者所述信號(hào)發(fā)生器的脈沖信號(hào)輸出端連接；所述外部電源和信號(hào)發(fā)生器均設(shè)于通用PCB基板上，所述通用PCB基板設(shè)于所述通用EMMI平臺(tái)的載物臺(tái)上。
[0010]上述的動(dòng)態(tài)EMMI系統(tǒng)，其中，所述通用PCB基板的引出端子為4-8個(gè)，所述需分析芯片的信號(hào)引腳的數(shù)量與所述通用PCB基板的引出端子相同。
[0011]上述的動(dòng)態(tài)EMMI系統(tǒng)，其中，所述通用PCB基板的引出端子為包括地址引出端子、VDD/VSS引出端子、輸入輸出引出端子、控制信號(hào)引出端子、數(shù)據(jù)輸入引出端子或者時(shí)鐘信號(hào)輸入引出端子在內(nèi)的組合。
[0012]上述的動(dòng)態(tài)EMMI系統(tǒng)，其中，所述通用PCB基板的引出端子與所述需分析芯片的信號(hào)引腳采用環(huán)形走線設(shè)計(jì)或者單條單側(cè)走線設(shè)計(jì)的連線方式。
[0013]上述的動(dòng)態(tài)EMMI系統(tǒng)，其中，所述環(huán)形走線設(shè)計(jì)或者單條單側(cè)走線設(shè)計(jì)采用寬度為20-70 iim的走線。
[0014]上述的動(dòng)態(tài)EMMI系統(tǒng)，其中，所述動(dòng)態(tài)EMMI系統(tǒng)為共地連接。
[0015]上述的動(dòng)態(tài)EMMI系統(tǒng)，其中，所述需分析芯片包括存儲(chǔ)器芯片或者邏輯1C。
[0016]一種動(dòng)態(tài)EMMI系統(tǒng)的實(shí)現(xiàn)方法，采用上述的動(dòng)態(tài)EMMI系統(tǒng)，其中，包括如下步驟；
[0017]打線連接步驟:將通用PCB基板與需分析芯片的信號(hào)引腳進(jìn)行打線連接；
[0018]靜態(tài)加壓步驟:利用上述打線連接后的通用PCB基板和通用EMMI平臺(tái)通過外部電源對(duì)需分析芯片實(shí)施靜態(tài)加壓；
[0019]脈沖周期信號(hào)施加步驟:對(duì)上述靜態(tài)加壓后的需分析芯片采用信號(hào)發(fā)生器施加脈沖周期信號(hào)，以實(shí)現(xiàn)動(dòng)態(tài)EMMI系統(tǒng)。
[0020]上述的動(dòng)態(tài)EMMI系統(tǒng)的實(shí)現(xiàn)方法，其中，在所述打線連接步驟中，首先，將需分析芯片的地址信號(hào)引腳通過打線連接到通用PCB基板的一個(gè)地址引出端子上，以使地址信號(hào)引腳選擇失效地址；然后將需分析芯片的其他信號(hào)引腳根據(jù)需分析芯片的要求打線連接到通用PCB基板上相應(yīng)的引出端子上，再將需分析芯片的輸入輸出信號(hào)引腳打線連接到通用PCB基板的ー個(gè)輸入輸出引出端子，以使輸入輸出信號(hào)引腳固定失效數(shù)據(jù)；最后，將信號(hào)發(fā)生器的地端連接到通用PCB基板的VSS引出端子，同時(shí)將信號(hào)發(fā)生器的脈沖信號(hào)輸出端連接到通用PCB基板的時(shí)鐘信號(hào)輸入引出端子。[0021]上述的動(dòng)態(tài)EMMI系統(tǒng)的實(shí)現(xiàn)方法，其中，在所述靜態(tài)加壓方法中，首先根據(jù)失效地址和失效數(shù)據(jù)計(jì)算出需分析芯片選用的地址信號(hào)引腳、數(shù)據(jù)信號(hào)引腳、控制信號(hào)引腳的位數(shù)及其偏置的狀態(tài)，根據(jù)排布的需要，將相同狀態(tài)的信號(hào)引腳用鋁線或金線打線連接到通用PCB基板的走線上；然后根據(jù)計(jì)算得到的信號(hào)引腳位數(shù)的高低狀態(tài)要求，利用通用EMMI平臺(tái)通過外部電源進(jìn)行偏置，以實(shí)現(xiàn)對(duì)需分析芯片的靜態(tài)加壓。
[0022]上述的動(dòng)態(tài)EMMI系統(tǒng)的實(shí)現(xiàn)方法，其中，在所述脈沖周期信號(hào)施加步驟中，信號(hào)發(fā)生器使用単獨(dú)ー根連接時(shí)鐘信號(hào)輸入引出端子的走線施加需分析芯片工作合適的脈沖周期信號(hào)。
[0023]一種動(dòng)態(tài)EMMI系統(tǒng)的應(yīng)用方法，采用上述的動(dòng)態(tài)EMMI系統(tǒng)及其實(shí)現(xiàn)方法，其中，通過打線連接設(shè)置需分析芯片的地址信號(hào)引腳、數(shù)據(jù)信號(hào)引腳以及控制信號(hào)引腳，并連接上相應(yīng)的靜態(tài)加壓條件，打開信號(hào)發(fā)生器，設(shè)置需要的周期和電壓，從信號(hào)發(fā)生器的脈沖信號(hào)輸出端輸出信號(hào)到通用PCB基板的時(shí)鐘信號(hào)引出端子，需分析芯片進(jìn)入不斷循環(huán)的寫狀態(tài)，不停重復(fù)寫相應(yīng)失效數(shù)據(jù)的動(dòng)作，并通過通用EMMI平臺(tái)抓取失效地址位置的動(dòng)態(tài)熱點(diǎn)，實(shí)現(xiàn)失效定位的應(yīng)用。
[0024]本發(fā)明具有如下優(yōu)點(diǎn)或者有益效果:
[0025]1、采用簡單的信號(hào)發(fā)生器和通用PCB基板，使SRAM等存儲(chǔ)器芯片或者簡單的邏輯IC進(jìn)入預(yù)定工作模式，在此情況下進(jìn)行EMMI熱點(diǎn)的抓取，低成本的實(shí)現(xiàn)了動(dòng)態(tài)EMMI操作；
[0026]2、豐富了失效定位方法,對(duì)于不太容易定位的存儲(chǔ)器芯片失效模式,能迅速定位到有缺陷的某個(gè)存儲(chǔ)單元，極大的增加了后面的PFA (Predictive Failure Analysis,故障預(yù)警分析)效率和成功率，縮短了良率分析的周期，可廣泛應(yīng)用于各種良率提升分析和IP(intellectual property,智慧財(cái)產(chǎn))分析。
[0027]具體【專利附圖】

【附圖說明】
[0028]圖1是本發(fā)明動(dòng)態(tài)EMMI系統(tǒng)的ー個(gè)實(shí)施例的結(jié)構(gòu)示意圖；
[0029]圖2是本發(fā)明動(dòng)態(tài)EMMI系統(tǒng)的另一個(gè)實(shí)施例的結(jié)構(gòu)示意圖；
[0030]圖3為本發(fā)明動(dòng)態(tài)EMMI系統(tǒng)的應(yīng)用方法的交流信號(hào)波形圖。
【具體實(shí)施方式】
[0031]下面結(jié)合附圖和具體的實(shí)施例對(duì)本發(fā)明作進(jìn)ー步的說明，但是不作為本發(fā)明的限定。
[0032]作為本發(fā)明動(dòng)態(tài)EMMI系統(tǒng)的ー個(gè)實(shí)施例，參見圖1，包括通用EMMI平臺(tái)1、安裝有需分析芯片3的通用PCB基板2、信號(hào)發(fā)生器4以及外部電源5，通用PCB基板2設(shè)有引出端子，引出端子的一端與需分析芯片3的信號(hào)引腳打線連接，引出端子的另一端與外部電源5或者信號(hào)發(fā)生器4的脈沖信號(hào)輸出端連接；外部電源5和信號(hào)發(fā)生器4均設(shè)于通用PCB基板2上，通用PCB基板2設(shè)于通用EMMI平臺(tái)I的載物臺(tái)上。
[0033]本實(shí)施例的通用PCB基板2的引出端子為4-8個(gè)，需分析芯片3的信號(hào)引腳的數(shù)量與通用PCB基板2的引出端子相同。通用PCB基板2的引出端子為包括地址引出端子、VDD/VSS引出端子、輸入輸出引出端子、控制信號(hào)引出端子、數(shù)據(jù)輸入引出端子或者時(shí)鐘信號(hào)輸入引出端子在內(nèi)的組合。其中，VDD/VSS引出端子的信號(hào)狀態(tài)以模擬芯片的需要的H/L (高電平/低電平)設(shè)置。[0034]如圖1所示，本實(shí)施例中通用PCB基板2的引出端子與需分析芯片3的信號(hào)引腳采用環(huán)形走線設(shè)計(jì)的連線方式，環(huán)形走線設(shè)計(jì)或者單條單側(cè)走線設(shè)計(jì)采用寬度為20-70
的走線。
[0035]本實(shí)施例中整個(gè)動(dòng)態(tài)EMMI系統(tǒng)為共地連接。
[0036]本實(shí)施例中需分析芯片3包括存儲(chǔ)器芯片或者邏輯1C，如SRAM (Static RandomAccess Memory,靜態(tài)隨機(jī)存儲(chǔ)器)存儲(chǔ)器芯片。
[0037]作為本發(fā)明動(dòng)態(tài)EMMI系統(tǒng)的另一個(gè)實(shí)施例，參見圖2，通用PCB基板的引出端子與需分析芯片的信號(hào)引腳采用單條單側(cè)走線設(shè)計(jì)的連線方式，其余結(jié)構(gòu)特征均與上述實(shí)施例相同。
[0038]本發(fā)明動(dòng)態(tài)EMMI系統(tǒng)的實(shí)現(xiàn)方法，采用上述實(shí)施例的動(dòng)態(tài)EMMI系統(tǒng)，其中，包括如下步驟；
[0039]打線連接步驟:將通用PCB基板與需分析芯片的信號(hào)引腳進(jìn)行打線連接；
[0040]靜態(tài)加壓步驟:利用上述打線連接后的通用PCB基板和通用EMMI平臺(tái)通過外部電源對(duì)需分析芯片實(shí)施靜態(tài)加壓；
[0041]脈沖周期信號(hào)施加步驟:對(duì)上述靜態(tài)加壓后的需分析芯片采用信號(hào)發(fā)生器施加脈沖周期信號(hào)，以實(shí)現(xiàn)動(dòng)態(tài)EMMI系統(tǒng)。
[0042]本發(fā)明的實(shí)現(xiàn)方法，先進(jìn)行靜態(tài)加壓，再用信號(hào)發(fā)生器施加需分析芯片工作合適的脈沖周期信號(hào)，保證地址信號(hào)和數(shù)據(jù)信號(hào)的建立時(shí)間和保持時(shí)間。
[0043]其中，在打線連接步驟中，首先，將需分析芯片的地址信號(hào)引腳通過打線連接到通用PCB基板的一個(gè)地址引出端子上，以使地址信號(hào)引腳選擇失效地址；然后將需分析芯片的其他信號(hào)引腳根據(jù)需分析芯片的要求打線連接到通用PCB基板上相應(yīng)的引出端子上，再將需分析芯片的輸入輸出信號(hào)引腳打線連接到通用PCB基板的ー個(gè)輸入輸出引出端子，以使輸入輸出信號(hào)引腳固定失效數(shù)據(jù)；最后，將信號(hào)發(fā)生器的地端連接到通用PCB基板的VSS引出端子，同時(shí)將信號(hào)發(fā)生器的脈沖信號(hào)輸出端連接到通用PCB基板的時(shí)鐘信號(hào)輸入引出端子。
[0044]在靜態(tài)加壓方法中，首先根據(jù)失效地址和失效數(shù)據(jù)計(jì)算出需分析芯片選用的地址信號(hào)引腳、數(shù)據(jù)信號(hào)引腳、控制信號(hào)引腳的位數(shù)及其偏置的H/L狀態(tài)，根據(jù)排布的需要，將相同狀態(tài)的信號(hào)引腳采用鋁線或金線打線連接到通用PCB基板的走線上；然后根據(jù)計(jì)算得到的信號(hào)引腳位數(shù)的高低狀態(tài)要求，利用通用EMMI平臺(tái)通過外部電源進(jìn)行偏置，以實(shí)現(xiàn)對(duì)需分析芯片的靜態(tài)加壓。
[0045]在脈沖周期信號(hào)施加步驟中，信號(hào)發(fā)生器使用単獨(dú)ー根連接時(shí)鐘信號(hào)輸入引出端子的走線施加需分析芯片工作合適的脈沖周期信號(hào)。
[0046]本發(fā)明動(dòng)態(tài)EMMI系統(tǒng)的應(yīng)用方法，采用上述的動(dòng)態(tài)EMMI系統(tǒng)，以及上述的動(dòng)態(tài)EMMI系統(tǒng)的實(shí)現(xiàn)方法，其中，通過打線連接設(shè)置需分析芯片的地址信號(hào)引腳ADDRESS、數(shù)據(jù)信號(hào)引腳DATA IN以及控制信號(hào)引腳/WE，并連接上相應(yīng)的靜態(tài)加壓條件，打開信號(hào)發(fā)生器，設(shè)置需要的周期和電壓，從信號(hào)發(fā)生器的脈沖信號(hào)輸出端輸出信號(hào)到通用PCB基板的時(shí)鐘信號(hào)引出端子/CLK，需分析芯片進(jìn)入不斷循環(huán)的寫狀態(tài)，不停重復(fù)寫相應(yīng)失效數(shù)據(jù)的動(dòng)作，如圖3所示為寫循環(huán)時(shí)的交流信號(hào)波形圖，控制信號(hào)引腳/WE的H/L設(shè)置可根據(jù)需要模擬的過程來確定，如圖3為模擬寫過程，則寫控制信號(hào)有效，控制信號(hào)引腳/WE需設(shè)置為L，最后通過通用EMMI平臺(tái)抓取失效地址位置的動(dòng)態(tài)熱點(diǎn)，實(shí)現(xiàn)失效定位的應(yīng)用。
[0047]本發(fā)明采用簡單的信號(hào)發(fā)生器和通用PCB基板，使SRAM等存儲(chǔ)器芯片或者簡單的邏輯IC進(jìn)入預(yù)定工作模式，在此情況下進(jìn)行EMMI熱點(diǎn)的抓取，低成本的實(shí)現(xiàn)了動(dòng)態(tài)EMMI操作；同時(shí)豐富了失效定位方法，對(duì)于不太容易定位的存儲(chǔ)器芯片失效模式，如單條/多條行失效(row failure)、列失效(Column failure)或者塊失效(Block failure),能迅速定位到有缺陷的某個(gè)存儲(chǔ)単元，極大的増加了后面的PFA效率和成功率，縮短了良率分析的周期，可廣泛應(yīng)用于各種良率提升分析和IP分析。
[0048]本發(fā)明應(yīng)用的技術(shù)節(jié)點(diǎn)為大于等于130nm，90nm，65/55nm，45/40nm，32/28nm或者小于等于22nm ;可應(yīng)用的技術(shù)平臺(tái)為Memory, Flash或者eFlash。
[0049]本領(lǐng)域技術(shù)人員應(yīng)該理解，本領(lǐng)域技術(shù)人員在結(jié)合現(xiàn)有技術(shù)以及上述實(shí)施例可以實(shí)現(xiàn)所述變化例，在此不做贅述。這樣的變化例并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容，在此不予贅述。
[0050]以上對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實(shí)施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述掲示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【權(quán)利要求】
1.一種動(dòng)態(tài)EMMI系統(tǒng)，其特征在于，包括通用EMMI平臺(tái)、安裝有需分析芯片的通用PCB基板、信號(hào)發(fā)生器以及外部電源，所述通用PCB基板設(shè)有引出端子，所述引出端子的一端與所述需分析芯片的信號(hào)引腳打線連接，所述引出端子的另一端與所述外部電源或者所述信號(hào)發(fā)生器的脈沖信號(hào)輸出端連接；所述外部電源和信號(hào)發(fā)生器均設(shè)于通用PCB基板上，所述通用PCB基板設(shè)于所述通用EMMI平臺(tái)的載物臺(tái)上。
2.如權(quán)利要求1所述的動(dòng)態(tài)EMMI系統(tǒng)，其特征在于，所述通用PCB基板的引出端子為4-8個(gè)，所述需分析芯片的信號(hào)引腳的數(shù)量與所述通用PCB基板的引出端子相同。
3.如權(quán)利要求2所述的動(dòng)態(tài)EMMI系統(tǒng)，其特征在于，所述通用PCB基板的引出端子為包括地址引出端子、VDD/VSS引出端子、輸入輸出引出端子、控制信號(hào)引出端子、數(shù)據(jù)輸入引出端子或者時(shí)鐘信號(hào)輸入引出端子在內(nèi)的組合。
4.如權(quán)利要求1所述的動(dòng)態(tài)EMMI系統(tǒng)，其特征在于，所述通用PCB基板的引出端子與所述需分析芯片的信號(hào)引腳采用環(huán)形走線設(shè)計(jì)或者單條單側(cè)走線設(shè)計(jì)的連線方式。
5.如權(quán)利要求4所述的動(dòng)態(tài)EMMI系統(tǒng)，其特征在于，所述環(huán)形走線設(shè)計(jì)或者單條單側(cè)走線設(shè)計(jì)采用寬度為20-70 u m的走線。
6.如權(quán)利要求1所述的動(dòng)態(tài)EMMI系統(tǒng)，其特征在于，所述動(dòng)態(tài)EMMI系統(tǒng)為共`地連接。
7.如權(quán)利要求1所述的動(dòng)態(tài)EMMI系統(tǒng)，其特征在于，所述需分析芯片包括存儲(chǔ)器芯片或者邏輯1C。
8.一種動(dòng)態(tài)EMMI系統(tǒng)的實(shí)現(xiàn)方法，采用如權(quán)利要求1所述的動(dòng)態(tài)EMMI系統(tǒng)，其特征在于，包括如下步驟； 打線連接步驟:將通用PCB基板與需分析芯片的信號(hào)引腳進(jìn)行打線連接； 靜態(tài)加壓步驟:利用上述打線連接后的通用PCB基板和通用EMMI平臺(tái)通過外部電源對(duì)需分析芯片實(shí)施靜態(tài)加壓； 脈沖周期信號(hào)施加步驟:對(duì)上述靜態(tài)加壓后的需分析芯片采用信號(hào)發(fā)生器施加脈沖周期信號(hào)，以實(shí)現(xiàn)動(dòng)態(tài)EMMI系統(tǒng)。
9.如權(quán)利要求8所述的動(dòng)態(tài)EMMI系統(tǒng)的實(shí)現(xiàn)方法，其特征在于，在所述打線連接步驟中，首先，將需分析芯片的地址信號(hào)引腳通過打線連接到通用PCB基板的一個(gè)地址引出端子上，以使地址信號(hào)引腳選擇失效地址；然后將需分析芯片的其他信號(hào)引腳根據(jù)需分析芯片的要求打線連接到通用PCB基板上相應(yīng)的引出端子上，再將需分析芯片的輸入輸出信號(hào)引腳打線連接到通用PCB基板的ー個(gè)輸入輸出引出端子，以使輸入輸出信號(hào)引腳固定失效數(shù)據(jù)；最后，將信號(hào)發(fā)生器的地端連接到通用PCB基板的VSS引出端子，同時(shí)將信號(hào)發(fā)生器的脈沖信號(hào)輸出端連接到通用PCB基板的時(shí)鐘信號(hào)輸入引出端子。
10.如權(quán)利要求8所述的動(dòng)態(tài)EMMI系統(tǒng)的實(shí)現(xiàn)方法，其特征在于，在所述靜態(tài)加壓方法中，首先根據(jù)失效地址和失效數(shù)據(jù)計(jì)算出需分析芯片選用的地址信號(hào)引腳、數(shù)據(jù)信號(hào)引腳、控制信號(hào)引腳的位數(shù)及其偏置的狀態(tài)，根據(jù)排布的需要，將相同狀態(tài)的信號(hào)引腳用鋁線或金線打線連接到通用PCB基板的走線上；然后根據(jù)計(jì)算得到的信號(hào)引腳位數(shù)的高低狀態(tài)要求，利用通用EMMI平臺(tái)通過外部電源進(jìn)行偏置，以實(shí)現(xiàn)對(duì)需分析芯片的靜態(tài)加壓。
11.如權(quán)利要求8所述的動(dòng)態(tài)EMMI系統(tǒng)的實(shí)現(xiàn)方法，其特征在于，在所述脈沖周期信號(hào)施加步驟中，信號(hào)發(fā)生器使用単獨(dú)ー根連接時(shí)鐘信號(hào)輸入引出端子的走線施加需分析芯片工作合適的脈沖周期信號(hào)。
12.—種動(dòng)態(tài)EMMI系統(tǒng)的應(yīng)用方法，采用如權(quán)利要求1-11所述的動(dòng)態(tài)EMMI系統(tǒng)及其實(shí)現(xiàn)方法，其特征在于，通過打線連接設(shè)置需分析芯片的地址信號(hào)引腳、數(shù)據(jù)信號(hào)引腳以及控制信號(hào)引腳，并連接上相應(yīng)的靜態(tài)加壓條件，打開信號(hào)發(fā)生器，設(shè)置需要的周期和電壓，從信號(hào)發(fā)生器的脈沖信號(hào)輸出端輸出信號(hào)到通用PCB基板的時(shí)鐘信號(hào)引出端子，需分析芯片進(jìn)入不斷循環(huán)的寫狀態(tài)，不停重復(fù)寫相應(yīng)失效數(shù)據(jù)的動(dòng)作，并通過通用EMMI平臺(tái)抓取失效地址位置的動(dòng)態(tài)熱點(diǎn)，`實(shí)現(xiàn)失效定位的應(yīng)用。
【文檔編號(hào)】G01R31/311GK103487744SQ201310165050
【公開日】2014年1月1日 申請(qǐng)日期:2013年5月7日 優(yōu)先權(quán)日:2013年5月7日
【發(fā)明者】李強(qiáng), 蔡恩靜 申請(qǐng)人:上海華力微電子有限公司