用于測(cè)試嵌入式存儲(chǔ)器的存儲(chǔ)器硬宏分區(qū)優(yōu)化的制作方法
【專利摘要】一種被設(shè)計(jì)用于支持多種用于測(cè)試的設(shè)計(jì)(DFT)技術(shù)的存儲(chǔ)器硬宏，具有與DFT技術(shù)和共享邏輯器件或者部件的存儲(chǔ)器實(shí)例的功能操作關(guān)聯(lián)的信號(hào)路徑。該存儲(chǔ)器硬宏包括形成功能存儲(chǔ)器數(shù)據(jù)路徑的功能輸入端口和功能輸出端口，該功能數(shù)據(jù)路徑包括來自存儲(chǔ)器實(shí)例的輸入鎖存器。該存儲(chǔ)器硬宏還包括形成掃描數(shù)據(jù)路徑的掃描輸入端口和掃描輸出端口，該掃描數(shù)據(jù)路徑包括來自數(shù)據(jù)緩沖器電路陣列的輸入鎖存器和來自感測(cè)放大器陣列的輸出鎖存器。該存儲(chǔ)器硬宏還包括形成BIST數(shù)據(jù)路徑的BIST輸入端口和BIST輸出端口，該BIST數(shù)據(jù)路徑包括來自數(shù)據(jù)緩沖器電路陣列的至少一個(gè)輸入鎖存器和來自感測(cè)放大器陣列的至少一個(gè)輸出鎖存器。
【專利說明】用于測(cè)試嵌入式存儲(chǔ)器的存儲(chǔ)器硬宏分區(qū)優(yōu)化
【技術(shù)領(lǐng)域】
[0001]本公開內(nèi)容總體涉及用于測(cè)試嵌入式集成電路的技術(shù)。具體而言，但不作為限制，本公開內(nèi)容涉及用于測(cè)試被格式化為存儲(chǔ)器硬宏的嵌入式存儲(chǔ)器實(shí)例的系統(tǒng)和方法。
【背景技術(shù)】
[0002]嵌入式存儲(chǔ)器消耗廣泛多種片上系統(tǒng)(SoC)設(shè)備中的越來越多數(shù)量的管芯面積。部分受半導(dǎo)體工藝技術(shù)發(fā)展驅(qū)動(dòng)，用嵌入式存儲(chǔ)器填充的管芯面積覆蓋了許多SoC中的總管芯面積的大于百分之八十。并且由于嵌入式存儲(chǔ)器可以覆蓋大量管芯面積，所以嵌入式存儲(chǔ)器可能更容易受到晶片制作以及其它制造和組裝步驟引起的缺陷影響。高級(jí)半導(dǎo)體工藝技術(shù)產(chǎn)生的減少的特征尺寸也可能增加出現(xiàn)制作缺陷的概率。
[0003]為了提高這些缺陷產(chǎn)生的測(cè)試覆蓋，SoC設(shè)計(jì)者可以將使用用于測(cè)試技術(shù)的設(shè)計(jì)組合。例如用于測(cè)試技術(shù)的某個(gè)設(shè)計(jì)以嵌入式存儲(chǔ)器實(shí)例為目標(biāo)。用于測(cè)試技術(shù)的其它設(shè)計(jì)可以以驗(yàn)證一個(gè)或者多個(gè)信號(hào)路徑為目標(biāo)，該一個(gè)或者多個(gè)信號(hào)路徑包括被耦合用于接收外部數(shù)據(jù)的輸入管腳、包圍存儲(chǔ)器實(shí)例的測(cè)試邏輯和被耦合用于傳輸接收的數(shù)據(jù)的輸出管腳。用于測(cè)試技術(shù)的附加設(shè)計(jì)可以包括在每個(gè)嵌入式存儲(chǔ)器實(shí)例周圍添加標(biāo)準(zhǔn)化的接口邏輯以有助于個(gè)別、并行或者以菊鏈方式測(cè)試多個(gè)嵌入式存儲(chǔ)器實(shí)例。
[0004]添加專門用于測(cè)試技術(shù)的特定設(shè)計(jì)的測(cè)試或者陰影邏輯可以提高故障覆蓋而代價(jià)為性能密度。附加測(cè)試邏輯消耗了原本可以用于SoC的功能操作的管芯面積。并且對(duì)于許多高速設(shè)計(jì)，用附加測(cè)試邏輯包圍存儲(chǔ)器芯增加了向存儲(chǔ)器實(shí)例的路由復(fù)雜性并且延長(zhǎng)T定時(shí)關(guān)閉(timing closure)。
[0005]因此希望具有用于提供用于測(cè)試方法的改進(jìn)的設(shè)計(jì)的系統(tǒng)或者方法，這些系統(tǒng)和方法優(yōu)化SoC性能密度并且減少與定時(shí)關(guān)閉關(guān)聯(lián)的工作。

【發(fā)明內(nèi)容】
【專利附圖】

【附圖說明】
[0006]在本說明書中并入的并且構(gòu)成本說明的一部分的附圖圖示這里公開的實(shí)施例，其與說明書一起用于說明公開的實(shí)施例的原理:
[0007]圖1圖示與公開的實(shí)施例一致的一個(gè)示例實(shí)施例的框圖。
[0008]圖2圖示與公開的實(shí)施例一致的示例存儲(chǔ)器硬宏的框圖。
[0009]圖3圖示與公開的實(shí)施例一致的示例BIST復(fù)用器電路的框圖。
[0010]圖4圖示與公開的實(shí)施例一致的示例掃描復(fù)用器電路的框圖。
[0011]圖5圖示與公開的實(shí)施例一致的示例掃描觸發(fā)器的框圖。
[0012]圖6圖示與公開的實(shí)施例一致的示例旁路復(fù)用器和BIST捕獲電路的框圖。
[0013]圖7圖示與公開的實(shí)施例一致的示例存儲(chǔ)器硬宏的操作模式表。
[0014]圖8圖示與公開的實(shí)施例一致的示例存儲(chǔ)器硬宏的另一操作模式表?！揪唧w實(shí)施方式】
[0015]現(xiàn)在具體參照附圖中所示公開的實(shí)施例。只要可能，相同標(biāo)號(hào)將貫穿附圖用來指代相同或者相似部分。應(yīng)當(dāng)注意附圖是以大量簡(jiǎn)化的形式而無精確比例。
[0016]配置概況
[0017]本公開內(nèi)容的實(shí)施例涉及優(yōu)化存儲(chǔ)器硬宏內(nèi)的資源分區(qū)以支持用于測(cè)試嵌入式存儲(chǔ)器實(shí)例和關(guān)聯(lián)測(cè)試邏輯的多種技術(shù)。優(yōu)化分區(qū)包括使用在存儲(chǔ)器實(shí)例中包括的測(cè)試邏輯和外圍存儲(chǔ)器邏輯的組合以支持用于測(cè)試嵌入式存儲(chǔ)器的多種技術(shù)的操作以及其它操作。通過這樣做，與不同測(cè)試技術(shù)和存儲(chǔ)器實(shí)例的功能操作關(guān)聯(lián)的信號(hào)路徑可以共享邏輯器件或者部件。測(cè)試技術(shù)例如可以包括而不限于存儲(chǔ)器內(nèi)置自測(cè)試(MBIST)、自動(dòng)化的測(cè)試圖案生成(ATPG)掃描、功能管線和IEEE標(biāo)準(zhǔn)1500。以這一方式對(duì)存儲(chǔ)器硬宏進(jìn)行分區(qū)減少與測(cè)試關(guān)聯(lián)的面積開銷、減少定時(shí)關(guān)閉的復(fù)雜性、最小化向存儲(chǔ)器實(shí)例的路由并且提聞故障覆蓋。
[0018]在以下描述中，術(shù)語“存儲(chǔ)器實(shí)例”是指在管芯上實(shí)例化一個(gè)或者多個(gè)存儲(chǔ)器塊或者組。每個(gè)塊可以包括一個(gè)或者多個(gè)存儲(chǔ)器陣列以及用來從(多個(gè))存儲(chǔ)器陣列讀取數(shù)據(jù)和向(多個(gè))存儲(chǔ)器陣列寫入數(shù)據(jù)的關(guān)聯(lián)外圍邏輯。例如存儲(chǔ)器實(shí)例可以包括嵌入的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)或者在無刷新周期的情況下操作的其它存儲(chǔ)器技術(shù)。存儲(chǔ)器實(shí)例也可以包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、內(nèi)容可尋址存儲(chǔ)器(CAM)或者射頻(RF)存儲(chǔ)器。
[0019]除非另有具體陳述，否則對(duì)單數(shù)形式的使用包括了復(fù)數(shù)形式。在本說明書中，除非另有具體陳述，否則使用“或者”意味著“和/或”。另外，使用術(shù)語“包括(including) ”以及其它形式、比如“包括了 (includes)”和“包括有(included) ”并非限制。此外，除非另有具體陳述，否則術(shù)語、比如“元件”或者“部件”涵蓋包括一個(gè)單元的元件和部件，以及包括多于一個(gè)子單元的元件和部件。
[0020]另外，可以使用術(shù)語“耦合”和“連接”及其派生詞。應(yīng)當(dāng)注意這些術(shù)語未旨在于作為用于彼此的同義詞。實(shí)際上，在具體實(shí)施例中，“連接”和/或“耦合”可以用來指示兩個(gè)或者更多元件相互直接物理或者電子接觸。然而“耦合”也可以意味著兩個(gè)或者更多元件未相互直接接觸、但是仍然相互配合、通信和/或交互。這里使用的章節(jié)標(biāo)題僅用于組織目的，而不會(huì)解釋為限制描述的主題內(nèi)容。
[0021]計(jì)算機(jī)器架構(gòu)
[0022]圖1是圖示被配置用于從計(jì)算機(jī)可讀介質(zhì)讀取指令并且在處理設(shè)備中執(zhí)行它們的示例機(jī)器的部件的框圖。具體而言，圖1示出計(jì)算機(jī)系統(tǒng)100這一示例形式的機(jī)器的圖解表示，可以在該機(jī)器內(nèi)執(zhí)行指令124(例如軟件)，這些指令用于使機(jī)器執(zhí)行這里討論的方法中的任何一種或者多種方法。在備選實(shí)施例中，機(jī)器作為單獨(dú)設(shè)備操作或者可以以將連接(例如聯(lián)網(wǎng))到其它機(jī)器的分布式方式操作。在聯(lián)網(wǎng)的部署中，機(jī)器可以在服務(wù)器-客戶端網(wǎng)絡(luò)環(huán)境中作為服務(wù)器機(jī)器或者客戶端機(jī)器或者在對(duì)等(或者分布式)網(wǎng)絡(luò)環(huán)境中作為對(duì)等機(jī)器操作。
[0023]機(jī)器可以是服務(wù)器計(jì)算機(jī)、客戶端計(jì)算機(jī)、個(gè)人計(jì)算機(jī)(PC)或者適合執(zhí)行指令124(依序或者非依序)的任何機(jī)器，這些指令指定將由該機(jī)器采取的動(dòng)作。另外，盡管圖示僅單個(gè)機(jī)器，但是也應(yīng)當(dāng)解讀術(shù)語“機(jī)器”包括機(jī)器的任何匯集，這些機(jī)器個(gè)別或者聯(lián)合執(zhí)行指令124以執(zhí)行這里討論的方法中的任何一種或者多種方法。例如指令124可以執(zhí)行存儲(chǔ)器編譯器操作以使設(shè)計(jì)者能夠匯編用于與這里公開的方法一致的特定SoC的定制的存儲(chǔ)器硬宏。
[0024]示例計(jì)算機(jī)系統(tǒng)100可以包括被配置用于經(jīng)由總線108相互通信的處理器102 (例如中央處理單元(CPU)、圖形處理單元(GPU)、數(shù)字信號(hào)處理器(DSP)、一個(gè)或者多個(gè)專用集成電路(ASIC))、主存儲(chǔ)器104、靜態(tài)存儲(chǔ)器106和存儲(chǔ)單元116中的一項(xiàng)或者多項(xiàng)。處理器102可以是專用處理器，因?yàn)樵搶Ｓ锰幚砥骺梢员慌渲煤途幊逃糜谧鳛榇鎯?chǔ)器硬宏分區(qū)優(yōu)化處理器操作，該存儲(chǔ)器硬宏分區(qū)優(yōu)化處理器被編程用于與主存儲(chǔ)器104、靜態(tài)存儲(chǔ)器106和存儲(chǔ)單元116交換命令和數(shù)據(jù)。
[0025]存儲(chǔ)單元116包括存儲(chǔ)指令124(例如軟件)的計(jì)算機(jī)可讀介質(zhì)122，這些指令體現(xiàn)這里描述的方法或者功能中的任何一種或者多種方法或者功能。指令124 (例如軟件)也可以在由計(jì)算機(jī)系統(tǒng)100執(zhí)行期間完全或者至少部分駐留于主存儲(chǔ)器104內(nèi)或者處理器102內(nèi)(例如處理器的高速緩沖存儲(chǔ)器內(nèi))，主存儲(chǔ)器104和處理器102也構(gòu)成計(jì)算機(jī)可讀介質(zhì)。
[0026]籍貫在一個(gè)示例實(shí)施例中示出計(jì)算機(jī)可讀介質(zhì)122為單個(gè)介質(zhì)，但是應(yīng)當(dāng)解讀術(shù)語“計(jì)算機(jī)可讀介質(zhì)”包括能夠存儲(chǔ)指令(例如指令124)的單個(gè)介質(zhì)或者多個(gè)介質(zhì)(例如集中或者分布式數(shù)據(jù)庫或者關(guān)聯(lián)高速緩存和服務(wù)器)。也應(yīng)當(dāng)解讀術(shù)語“計(jì)算機(jī)可讀介質(zhì)”包括能夠存儲(chǔ)指令(例如指令124)的任何有形介質(zhì)，這些指令用于由機(jī)器執(zhí)行并且使機(jī)器執(zhí)行這里公開的方法中的任何一個(gè)或者多個(gè)方法。術(shù)語“計(jì)算機(jī)可讀介質(zhì)”包括但不限于固態(tài)存儲(chǔ)器、光介質(zhì)和磁介質(zhì)這些形式的有形數(shù)據(jù)存儲(chǔ)庫。
[0027]存儲(chǔ)器硬宏架構(gòu)
[0028]圖2圖示與公開的實(shí)施例一致的示例存儲(chǔ)器硬宏200的框圖。在以下描述中，術(shù)語“硬宏”是指半導(dǎo)體器件上的邏輯功能的設(shè)計(jì)，該邏輯功能指定邏輯元件和/或電路的物理連接并且指定在部件之間的物理路徑和布線圖。硬宏也可以是指由于物理位置或者某個(gè)其它特性而相互約束的電路實(shí)例的分組。盡管可以在硬宏內(nèi)約束電路實(shí)例的物理位置，但是可以固定或者可以未固定管芯的平面圖中的硬宏的位置。
[0029]如圖2所示，示例硬宏200包括在宏邊界202內(nèi)包括的電路實(shí)例的分組。宏邊界202可以包括被耦合用于從與存儲(chǔ)器實(shí)例和測(cè)試操作模式的功能操作關(guān)聯(lián)的一個(gè)或者多個(gè)信號(hào)路徑接收數(shù)據(jù)或者向該一個(gè)或者多個(gè)信號(hào)路徑傳輸數(shù)據(jù)的端口。為了簡(jiǎn)化，將單個(gè)存儲(chǔ)器陣列與關(guān)聯(lián)測(cè)試電路裝置和外圍存儲(chǔ)器電路裝置一起描繪。外圍存儲(chǔ)器電路裝置的位置并非旨在于反映物理位置、而是代之以用用于輔助理解功能操作和測(cè)試操作模式的各信號(hào)路徑的方式來描繪。例如信號(hào)路徑可以包括而不限于功能存儲(chǔ)器數(shù)據(jù)路徑、掃描數(shù)據(jù)路徑、BIST數(shù)據(jù)路徑和串行測(cè)試數(shù)據(jù)路徑。
[0030]與本公開內(nèi)容一致的實(shí)施例包括具有多個(gè)存儲(chǔ)器陣列的存儲(chǔ)器配置以及如以下描述的電路實(shí)例的分組的多個(gè)實(shí)例化。舉例而言并且如圖2中所示，電路實(shí)例分組可以包括BIST復(fù)用器-BIST數(shù)據(jù)mux204和BIST地址/控制mux206、掃描mux208、掃描觸發(fā)器(scan flip-flop) 210、存儲(chǔ)器陣列212、旁路mux214和BIST捕獲電路216。盡管在圖2中未不出，但是可以對(duì)于在存儲(chǔ)器實(shí)例中包括的每個(gè)存儲(chǔ)器數(shù)據(jù)輸入/輸出(I/O)復(fù)制BISTmux204、掃描mux208、掃描觸發(fā)器210、旁路mux214和BIST捕獲電路216。類似地，可以對(duì)于每個(gè)存儲(chǔ)器地址/控制輸入復(fù)制BIST地址/控制mux206、掃描mux208和掃描觸發(fā)器210。另外，與其它實(shí)施例一致的存儲(chǔ)器硬宏可以包括用如下方式架構(gòu)的備選和/或附加電路，該方式用于執(zhí)行如這里討論的方法。在圖3-圖6的描述中覆蓋在存儲(chǔ)器硬宏200中包括的每個(gè)電路實(shí)例的更多細(xì)節(jié)。
[0031]為了提供與其它宏或者電路的物理和邏輯接口，在宏邊界202中包括的端口可以包括一個(gè)或者多個(gè)管腳類型。例如存儲(chǔ)器硬宏200可以包括用戶管腳、測(cè)試管腳和輸出管腳以及其它管腳類型。用戶管腳可以包括耦合到BIST數(shù)據(jù)muX204的輸入的用戶數(shù)據(jù)輸入管腳以及耦合到BIST地址/控制muxl04的用戶寫入使能掩碼(WEM)、用戶地址(ADDR)和用戶控制(CTL)管腳。盡管在圖2中表示為單個(gè)傳輸路徑，但是每個(gè)用戶管腳可以代表一個(gè)或者多個(gè)管腳，該一個(gè)或者多個(gè)管腳形成適合與存儲(chǔ)器硬宏100交換信息的總線或者其它接口。例如用戶數(shù)據(jù)輸入可以是包括多個(gè)管腳的端口或者互連，該多個(gè)接口適合并行傳輸格式化如下的信號(hào):用戶D[NB]，其中NB代表與用戶數(shù)據(jù)輸入總線關(guān)聯(lián)的位數(shù)或者字大小。類似地，用戶WEM輸入可以是包括多個(gè)管腳的互連，該多個(gè)管腳適合并行傳輸以與用戶D[NB]相似的方式格式化的信號(hào)。用戶ADDR輸入也可以是包括多個(gè)管腳的互連，該多個(gè)管腳適合并行傳輸格式化如下的地址信號(hào)，ADDR[log2 (NA)]，其中NA代表地址位數(shù)。用戶CTL輸入管腳也可以包括被配置用于承載相異控制信號(hào)的多個(gè)管腳，這些控制信號(hào)包括但不限于掩碼使能(ME)、寫入使能(WE)和片選(CE)。
[0032]存儲(chǔ)器硬宏200也可以包括耦合到BIST數(shù)據(jù)mux204和BIST地址/控制muxl04的一個(gè)或者多個(gè)選擇輸入的測(cè)試管腳BIST使能(BISTE)、耦合到BIST地址/控制muxl04的輸入的BIST寫入使能掩碼(WEM)和耦合到BIST數(shù)據(jù)mux204的選擇輸入之一的預(yù)載荷。為了減少測(cè)試端口計(jì)數(shù)，預(yù)載荷可以由在存儲(chǔ)器硬宏200內(nèi)的所有復(fù)用器共享。測(cè)試管腳也可以包括耦合到旁路mUX112的選擇輸入的同步存儲(chǔ)器旁路(SWT)以及耦合到掃描muxlOe的輸入的ATPG掃描輸入(SI)和掃描使能(SE)。雖然在圖2中未圖示，但是圖6中描述的附加測(cè)試管腳包括耦合到BIST捕獲電路的輸入的捕獲使能(CAPT)、數(shù)據(jù)保留控制(DR_CTL)、比較數(shù)據(jù)(⑶)和MBIST電路掃描使能(SEQ)。在一些實(shí)施例中，可以用最小化外部路由的方式在存儲(chǔ)器硬宏200以內(nèi)分組或者路由與SWT、BISTE、CAPT、DR_CTL、SE和SEQ對(duì)應(yīng)的信號(hào)。在這些實(shí)施例中，優(yōu)選一個(gè)管腳從存儲(chǔ)器硬宏邊界202延伸以接收和/傳輸對(duì)應(yīng)信號(hào)，該對(duì)應(yīng)信號(hào)繼而可以被分發(fā)到存儲(chǔ)器硬宏200內(nèi)的適當(dāng)電路實(shí)例。
[0033]備選地或者附加地，可以在存儲(chǔ)器硬宏200外部注冊(cè)與CAPT、DR_CTL、預(yù)載荷和⑶對(duì)應(yīng)的管腳。測(cè)試管腳BIST WEM、BIST數(shù)據(jù)和⑶可以包括適合以關(guān)于用戶輸入管腳先前描述的方式傳輸多個(gè)信號(hào)的多個(gè)管腳。例如測(cè)試輸入BIST WEM可以包括適合并行傳輸格式化如下的信號(hào)的多個(gè)管腳:BIST WEM[NB]，其中NB代表與用戶數(shù)據(jù)輸入總線關(guān)聯(lián)的位數(shù)或者字大小。
[0034]為了減少外部管腳數(shù)目，在一些實(shí)施例中，可以向存儲(chǔ)器硬宏200表示與BIST數(shù)據(jù)、CD和WEM關(guān)聯(lián)的信號(hào)管腳為減少或者壓縮數(shù)目的位。一旦接收，存儲(chǔ)器硬宏200可以執(zhí)行模運(yùn)算以解壓該數(shù)目的接收的位。例如這樣的模運(yùn)算可以根據(jù)以下等式操作:
[0035]內(nèi)部[X]=外部[Xmod Μ](等式 I)
[0036]其中N代表存儲(chǔ)器硬宏200內(nèi)部的總線的位寬度，M代表存儲(chǔ)器硬宏200外部的位寬度，并且X代表存儲(chǔ)器硬宏200內(nèi)部的存儲(chǔ)器總線的位數(shù)。存儲(chǔ)器硬宏200也可以包括輸出管腳、存儲(chǔ)器輸出Q[NB]和存儲(chǔ)器管線輸出QP [NB]，其中如先前討論的那樣，NB代表與用戶數(shù)據(jù)輸入總線關(guān)聯(lián)的位數(shù)或者字大小。
[0037]圖3圖示與公開的實(shí)施例一致的示例BIST復(fù)用器電路的框圖。如這里所用術(shù)語mux或者復(fù)用器可以是適合允許響應(yīng)于選擇信號(hào)的特性選擇在一個(gè)或者多個(gè)輸入上的信號(hào)用于向輸出傳輸?shù)娜魏坞娐?。Mux可以基于本領(lǐng)域普通技術(shù)人員已知的在選擇輸入接收的信號(hào)的邏輯值、模擬值、二進(jìn)制地址或者其它信號(hào)特性從一個(gè)或者多個(gè)輸入選擇。Mux也可以是指被配置用于組合在一個(gè)或者多個(gè)輸入接收的信號(hào)用于向單個(gè)輸出傳輸?shù)碾娐贰Ａ硐Σ?，mux可以指背配置用于交織兩個(gè)或更多信號(hào)以用于向單個(gè)輸出傳輸?shù)碾娐贰＝豢椏梢栽跁r(shí)域或者頻域中出現(xiàn)。為了簡(jiǎn)化附圖，各圖圖示mux的功能表示為梯形形狀。然而每個(gè)功能表示可以對(duì)應(yīng)于被配置用于執(zhí)行如圖所示希望的操作的一個(gè)或者多個(gè)復(fù)用器電路。
[0038]BIST數(shù)據(jù)mux204包括預(yù)載荷mux204a和用戶數(shù)據(jù)mux204b。盡管圖示為兩個(gè)分離復(fù)用器，但是可以將BIST數(shù)據(jù)muX204邏輯或者物理地組織成一個(gè)或者多個(gè)復(fù)用器。也就是說，如圖3中所示預(yù)載荷mux204a和用戶數(shù)據(jù)mux204b圖示BIST數(shù)據(jù)mux204執(zhí)行的操作的功能表示。如圖3中所示，預(yù)載荷mux204a包括耦合到管腳BIST測(cè)試數(shù)據(jù)和存儲(chǔ)器管線輸出QP的輸入。預(yù)載荷mux204a提供用于訪問輸入BIST測(cè)試數(shù)據(jù)的單端口訪問和對(duì)存儲(chǔ)器陣列212的串行訪問、由此減少用于存儲(chǔ)器硬宏200的端口計(jì)數(shù)。預(yù)載荷mux204a也包括耦合到管腳預(yù)載荷的選擇輸入。在常規(guī)BIST操作中，預(yù)載荷mux204a選擇從BIST測(cè)試數(shù)據(jù)接收的數(shù)據(jù)用于向預(yù)載荷mux204a的輸出傳輸。在BIST/IEEE1500模式中，預(yù)載荷mux204a選擇從QP接收的數(shù)據(jù)。例如在BIST/IEEE1500模式中，可以將預(yù)載荷信號(hào)設(shè)置成邏輯“I”的值，該值選擇從QP接收的存儲(chǔ)器管線數(shù)據(jù)以用于向用戶數(shù)據(jù)mux204b傳輸。用戶數(shù)據(jù)muX204b包括耦合到預(yù)載荷muX204a的輸出、并且被耦合用于接收用戶數(shù)據(jù)的輸入。用戶數(shù)據(jù)muX204也包括耦合到BISTE管腳的選擇輸入，該選擇輸入被配置用于選擇預(yù)載荷mux204a的輸出或者用戶數(shù)據(jù)以用于向BIST mux輸出傳輸。
[0039]在一些實(shí)施例中，BIST地址/控制mux206可以被配置用于以與BIST數(shù)據(jù)mux204功能相似的方式操作。BIST地址/控制mux206包括WEM mux206a、ADDR mux206b和CTLmux206c。復(fù)用器WEM mux206a、ADDR mux206b和CTL mux206c中的每個(gè)復(fù)用器具有被耦合用于接收BIST使能信號(hào)BISTE的選擇輸入。WEM mux206a包括耦合到管腳用戶WEM和BISTWEM的輸入以及輸出WEM mux輸出。ADDR mux206b包括耦合到管腳用戶ADDR和BIST ADR的輸入以及輸出ADDR mux輸出。CTL mux206c包括耦合到管腳用戶CTL和BIST CTL的輸入以及輸出CTL mux輸出。
[0040]圖4圖示與公開的實(shí)施例一致的示例掃描復(fù)用器電路208的框圖。如圖4中所示，掃描復(fù)用器208可以包括一個(gè)或者多個(gè)復(fù)用器電路208a-208d,該一個(gè)或者多個(gè)復(fù)用器電路具有耦合到BIST數(shù)據(jù)mux204和BIST地址/控制mux206的一個(gè)或者多個(gè)輸出的輸入，以及ATPG掃描輸入。例如如圖4中所示，掃描mux A包括耦合到BIST mux輸出的輸入和來自外部測(cè)試器的測(cè)試掃描輸入數(shù)據(jù)。測(cè)試掃描輸入數(shù)據(jù)可以是如本領(lǐng)域普通技術(shù)人員已知的外部存儲(chǔ)器測(cè)試器產(chǎn)生的任何適當(dāng)圖案。掃描mux B包括耦合到WEM mux輸出的輸入和來自外部測(cè)試器的測(cè)試掃描輸入數(shù)據(jù)。掃描mux C包括稱合到ADDR mux輸出的輸入和來自外部測(cè)試器的測(cè)試掃描輸入數(shù)據(jù)。掃描mux D包括耦合到CTL mux輸出的輸入和來自外部測(cè)試器的測(cè)試掃描輸入數(shù)據(jù)。[0041]在ATPG掃描模式中，掃描mux208被配置用于復(fù)用來自外部測(cè)試器的多個(gè)掃描數(shù)據(jù)和控制信息以用于向掃描觸發(fā)器210傳輸。在一些實(shí)施例中，為了在ATPG掃描模式中操作掃描mux208，可以將掃描使能輸入SE設(shè)置成邏輯“ I ”。在BIST模式中，掃描mux208被配置用于復(fù)用BIST數(shù)據(jù)mux204和BIST地址/控制mux206的輸出以用于向掃描觸發(fā)器210傳輸。為了在BIST模式中操作掃描mux208，可以將掃描使能輸入SE設(shè)置成邏輯“1”，或者如果邏輯“I”將掃描mux208置于ATPG掃描模式中則可以將掃描使能輸入SE設(shè)置成邏輯“O”。
[0042]圖5圖示與公開的實(shí)施例一致的示例掃描觸發(fā)器210的框圖。如圖5中所示，掃描觸發(fā)器210可以包括第一系列輸入鎖存器電路210al-210dl,該第一系列輸入鎖存器電路具有耦合到第二系列鎖存器電路210a2-210d2的輸入的輸出。鎖存器電路可以是指被配置用于在就緒位置保持?jǐn)?shù)據(jù)直至需要的任何電路。如本領(lǐng)域普通技術(shù)人員所知，一對(duì)鎖存器電路可以耦合在一起以形成觸發(fā)器。如圖5中所示，輸入鎖存器電路210al-210dl耦合到鎖存器電路210a2-210d2的輸入以形成掃描觸發(fā)器210。雖然在圖5中未示出，但是掃描觸發(fā)器210可以包括在鎖存器電路210al-2IOdl的輸出與鎖存器電路210a2_210d2的輸入之間的適合生成輸出信號(hào)輸入鎖存器輸出A-D的附加組合邏輯或者電路。
[0043]在一些實(shí)施例中，輸入鎖存器電路210al_210dl可以位于在存儲(chǔ)器實(shí)例中包括的外圍電路裝置，該外圍電路裝置用來從存儲(chǔ)器陣列212讀取數(shù)據(jù)和向存儲(chǔ)器陣列212寫入數(shù)據(jù)。也就是說，可以在用于選擇行和列的存儲(chǔ)器實(shí)例地址邏輯、用于在存儲(chǔ)器陣列212的存儲(chǔ)器單元中存儲(chǔ)用戶數(shù)據(jù)的寫入邏輯、用于控制數(shù)據(jù)何時(shí)在存儲(chǔ)器輸出上出現(xiàn)的輸出使能邏輯或者在存儲(chǔ)器陣列212的功能操作中使用的其它外圍電路裝置中包括輸入鎖存器電路210al-210dl。為了執(zhí)行掃描mux210的功能，在存儲(chǔ)器實(shí)例中包括的外圍電路裝置的一部分、比如輸出寄存器鎖存器可以與測(cè)試電路輸入鎖存器210a2-210d2之一操作地率禹
八
口 ο
[0044]圖6圖示與公開的實(shí)施例一致的實(shí)例旁路mux214和BIST捕獲電路216的框圖。如圖6中所示，旁路mux214可以被配置用于基于旁路選擇信號(hào)SWT在ATPG掃描模式期間旁路存儲(chǔ)器陣列212。旁路mux214可以包括被耦合用于接收存儲(chǔ)器陣列212的數(shù)據(jù)輸出的第一輸入和被稱合用于接收在掃描mux210中包括的輸出輸入掃描鎖存器210a2從而旁路存儲(chǔ)器陣列212的第二輸入。為了在ATPG掃描模式中操作旁路mux214，可以將旁路選擇信號(hào)SWT設(shè)置成邏輯“1”，或者如果邏輯“O”將旁路mux214置于功能模式中則將旁路選擇信號(hào)SWT設(shè)置成邏輯“O”。
[0045]在一些實(shí)施例中，BIST捕獲電路216可以被配置用于比較來自存儲(chǔ)器陣列212的輸出與預(yù)定值或者值集合。在其它實(shí)施例中，BIST捕獲電路216可以被配置用于比較從掃描muX210輸出的掃描測(cè)試數(shù)據(jù)與另一預(yù)定值或者值集合。舉例而言并且如圖6中所示，BIST捕獲電路216可以包括異或門600、AND門602、OR門604、AND門606、復(fù)用器608、觸發(fā)器610和感測(cè)放大器/鎖存器612。異或門600具有耦合以接收旁路mux206的輸出和比較數(shù)據(jù)值CD的輸入。根據(jù)操作模式，可以外部寄存、在BIST控制之下操作或者去使能CD。AND門602可以被耦合以用于接收異或門600的輸出并且被耦合用于接收捕獲使能信號(hào)CAPT。根據(jù)操作模式，可以外部寄存、在BIST控制之下操作或者使能CAPT。OR門604可以被耦合以用于接收AND門602的輸出和AND門606的輸出。AND門606可以被耦合以用于接收來自觸發(fā)器610的存儲(chǔ)器管線輸出QP以及數(shù)據(jù)保留控制信號(hào)DR_CTL。根據(jù)操作模式，可以外部寄存、在BIST控制之下操作、使能或者去使能DR_CTL。復(fù)用器608可以包括耦合到OR門604的輸出的第一輸入和耦合到來自外部測(cè)試器的ATPG掃描輸入數(shù)據(jù)的第二輸入。復(fù)用器608也可以包括耦合到BIST捕獲電路掃描使能信號(hào)SEQ的選擇輸入。觸發(fā)器610可以被耦合以用于接收復(fù)用器608的輸出、存儲(chǔ)器時(shí)鐘CLK并且耦合到輸出存儲(chǔ)器管線輸出QP。
[0046]與本公開內(nèi)容一致的實(shí)施例可以包括適合執(zhí)行如這里討論的BIST捕獲電路216的希望的功能的備選或者附加組合邏輯。感測(cè)放大器/鎖存器612可以被耦合以用于接收旁路復(fù)用器214的輸出并且輸出寄存的存儲(chǔ)器輸出信號(hào)Q。雖然被圖示為位于BIST捕獲電路216中，但是感測(cè)放大器/鎖存器612位于在存儲(chǔ)器實(shí)例中的用來從存儲(chǔ)器陣列212讀取數(shù)據(jù)的外圍存儲(chǔ)器電路裝置。例如感測(cè)放大器/鎖存器612可以包含于存儲(chǔ)器實(shí)例中并且可以用來在存儲(chǔ)器陣列212的讀取操作期間讀取存儲(chǔ)器陣列212內(nèi)的位線。
[0047]圖7圖示與公開的實(shí)施例一致的實(shí)例存儲(chǔ)器硬宏的操作模式表700。如圖7中所示并且舉例而言，存儲(chǔ)器硬宏200可以在至少三個(gè)嵌入式存儲(chǔ)器測(cè)試操作模式和常規(guī)或者功能操作模式中操作。
[0048]在功能模式期間，去使能或者設(shè)置BISTE為邏輯“O”以使BIST數(shù)據(jù)mux204選擇測(cè)試數(shù)據(jù)輸入用于向掃描mux208傳輸并且使BIST地址/控制mux206選擇用戶WEM、用戶ADDR和用戶CTL用于向掃描mux208傳輸。類似地，也去使能或者設(shè)置掃描使能信號(hào)SE為邏輯“O”從而使掃描mux208選擇BIST數(shù)據(jù)mux204和BISTaddr/ctrl mux206的輸出用于向掃描觸發(fā)器210傳輸。將旁路選擇信號(hào)SWT設(shè)置成邏輯“O”以使旁路muX214選擇存儲(chǔ)器陣列212的數(shù)據(jù)輸出Q_mem用于向BIST捕獲電路216傳輸。去使能或者設(shè)置比較數(shù)據(jù)值為邏輯“O”從而使異或門600的輸出跟蹤Q_mem的邏輯值。將BIST捕獲使能信號(hào)CAPT設(shè)置成邏輯“I”從而使AND門602的輸出跟蹤Q_mem的邏輯值。去使能或者設(shè)置數(shù)據(jù)保留控制信號(hào)DR_CTL為邏輯“O”從而使AND門606的輸出設(shè)置成邏輯“O”。由于將606的輸出設(shè)置成邏輯“0”，所以O(shè)R門604的輸出也跟蹤Q_mem的邏輯值。去使能或者設(shè)置BIST捕獲電路掃描使能信號(hào)SEQ為邏輯“O”從而使復(fù)用器508選擇OR門604的輸出用于向觸發(fā)器610傳輸。在存儲(chǔ)器時(shí)鐘CLK的上升沿上，觸發(fā)器510將向它的輸出移位在它的輸入接收的數(shù)據(jù)作為存儲(chǔ)器管線輸出信號(hào)QP。在功能模式期間，信號(hào)預(yù)載荷、BIST數(shù)據(jù)、BIST WEM、BIST ADDR和BIST CTL的值并不影響B(tài)IST捕獲電路216的輸出。
[0049]在功能模式期間，用戶數(shù)據(jù)由作為功能輸入端口操作的BIST數(shù)據(jù)mux204接收并且由作為功能輸出端口操作的感測(cè)放大器/鎖存器612輸出。在一些實(shí)施例中，功能存儲(chǔ)器數(shù)據(jù)路徑可以按照從功能輸入端口到功能輸出端口的以下順序包括:包括在存儲(chǔ)器實(shí)例中包括的輸入鎖存器(比如鎖存器電路210al-210dl之一)的數(shù)據(jù)緩沖器電路陣列；存儲(chǔ)器單元陣列、比如存儲(chǔ)器陣列212 ;以及在存儲(chǔ)器實(shí)例、比如感測(cè)放大器/鎖存器612中包括的感測(cè)放大器陣列。
[0050]在ATPG掃描模式期間，可以異步地旁路存儲(chǔ)器陣列212以提供快速ATPG測(cè)試、與功能模式操作時(shí)間匹配。在ATPG掃描模式期間，在存儲(chǔ)器設(shè)備外部并且與ATPG測(cè)試設(shè)備關(guān)聯(lián)的寄存器中設(shè)置以下信號(hào):BISTE、⑶、CAPT, DR_CTL、預(yù)載荷、BIST數(shù)據(jù)、BIST WEM和BIST CTL0為了輸入掃描數(shù)據(jù)ATPG SI，使能或者設(shè)置用于掃描mux208a-208d中的一個(gè)或者多個(gè)掃描mux的SE輸入為邏輯“I”以使相應(yīng)mux選擇ATPG SI用于向掃描觸發(fā)器210傳輸。掃描觸發(fā)器210接收在鎖存器電路210al-210dl之一的ATPG SI并且在存儲(chǔ)器時(shí)鐘CLK的上升沿上向旁路mux214輸出ATPG SI。通過這樣做，ATPG SI與功能模式操作時(shí)間匹配。為了向BIST捕獲電路216輸出ATPG SI數(shù)據(jù)，使能或者設(shè)置SWT為邏輯“ I”。可以通過在ATPG控制之下將SEQ設(shè)置成I來向觸發(fā)器610輸出在復(fù)用器608的輸入接收的ATPGSI數(shù)據(jù)。一旦由觸發(fā)器610接收，ATPG SI數(shù)據(jù)將在CLK的后續(xù)時(shí)鐘周期上在輸出QP上出現(xiàn)。
[0051]在ATPG掃描模式期間，ATPG掃描數(shù)據(jù)由作為掃描輸入端口操作的掃描mux208接收并且由作為掃描輸出端口的感測(cè)放大器/鎖存器612輸出。在一些實(shí)施例中，掃描數(shù)據(jù)路徑可以包括按照從掃描輸入端口到掃描輸出端口的以下順序包括:掃描觸發(fā)器陣列，掃描觸發(fā)器包括在存儲(chǔ)器實(shí)例中包括的輸入鎖存器、比如鎖存器電路210al-210dl之一；旁路mux214 ;以及在存儲(chǔ)器實(shí)例、比如感測(cè)放大器/鎖存器612中包括的感測(cè)放大器陣列。感測(cè)數(shù)據(jù)路徑旁路存儲(chǔ)器陣列212。在ATPG掃描模式期間，來自掃描輸出端口的掃描數(shù)據(jù)輸出的定時(shí)與來自功能輸出端口的功能存儲(chǔ)器數(shù)據(jù)輸出時(shí)間匹配，因?yàn)殒i存電路210al-210dl與感測(cè)放大器/鎖存器612 —起鐘控。
[0052]在BIST模式期間，去使能或者設(shè)置預(yù)載荷為邏輯“O”從而使預(yù)載荷muX204a選擇BIST測(cè)試數(shù)據(jù)用于向用戶數(shù)據(jù)mux204b傳輸。使能或者設(shè)置BISTE為邏輯“I”以使用戶數(shù)據(jù)mux204b選擇從BIST數(shù)據(jù)mux204a接收的BIST測(cè)試數(shù)據(jù)用于向掃描mux208傳輸并且使BIST addr/ctrl mux206 選擇 BIST WEM.BIST ADDR和 BIST CTRL用于向掃描 mux208 傳輸。去使能或者設(shè)置掃描使能信號(hào)SE為邏輯“O”從而使掃描mux208選擇BIST數(shù)據(jù)mux204和BISTaddr/ctrl mux206的輸出用于向掃描觸發(fā)器210傳輸。將旁路選擇信號(hào)SWT設(shè)置成邏輯“O”以使旁路mux214選擇存儲(chǔ)器陣列212的數(shù)據(jù)輸出Q_mem用于向BIST捕獲電路216傳輸。信號(hào) CD、CAPT、DR_CTL、SEQ、BIST 數(shù)據(jù)、BIST WEM, BIST ADDR 和 BIST CTL 在 MBIST控制之下操作。也就是說，這些信號(hào)值由未示出、但是具有本領(lǐng)域普通技術(shù)人員已知的功能的MBIST控制器確定。
[0053]在BIST模式期間，BIST數(shù)據(jù)由作為BIST輸入端口操作的BIST數(shù)據(jù)mux204接收，并且由作為BIST輸出端口操作的感測(cè)放大器/鎖存器612輸出。在一些實(shí)施例中，BIST數(shù)據(jù)路徑可以按照從BIST輸入端口到BIST輸出端口的以下順序包括:在存儲(chǔ)器實(shí)例、比如鎖存器電路210al-210dl之一中包括的至少一個(gè)輸入鎖存器；存儲(chǔ)器單元陣列、比如存儲(chǔ)器陣列212 ;以及來自在存儲(chǔ)器實(shí)例、比如感測(cè)放大器/鎖存器612中包括的感測(cè)放大器陣列的至少一個(gè)輸出鎖存器。
[0054]在IEEE1500模式期間，可以使用預(yù)載荷mux204a以串行方式訪問存儲(chǔ)器陣列212。在IEEE1500模式期間，使能或者設(shè)置預(yù)載荷為邏輯“ I ”從而使預(yù)載荷mux204a選擇存儲(chǔ)器管線輸出數(shù)據(jù)QP數(shù)據(jù)用于向用戶數(shù)據(jù)mux204b傳輸。使能或者設(shè)置BISTE為邏輯“I”以使用戶數(shù)據(jù)mux204b選擇從預(yù)載荷mux204a接收的QP用于向掃描mux208傳輸。去使能或者設(shè)置掃描使能信號(hào)SE為邏輯“0”，從而使掃描muX208選擇用戶數(shù)據(jù)muX204b和BISTaddr/ctrl mux206的輸出用于向掃描觸發(fā)器210傳輸。在存儲(chǔ)器時(shí)鐘CLK的上升沿上,輸入鎖存器210al將在它的輸入接收的數(shù)據(jù)移位到它的輸出，該輸出耦合到存儲(chǔ)器212的數(shù)據(jù)輸入。將旁路選擇信號(hào)SWT設(shè)置成邏輯“O”以使旁路mux214選擇來自存儲(chǔ)器陣列212的數(shù)據(jù)輸出Q_mem用于向BIST捕獲電路216傳輸。去使能或者設(shè)置比較數(shù)據(jù)值為邏輯“O”從而使異或門600的輸出跟蹤Q_mem的邏輯值。BIST捕獲使能信號(hào)被配置用于在MBIST控制之下操作。使能或者設(shè)置數(shù)據(jù)保留控制信號(hào)DR_CTL為邏輯“I”從而使AND門606的輸出跟蹤QP的值。掃描使能信號(hào)DEQ在MBIST控制之下操作。
[0055]在IEEE1500模式期間，來自存儲(chǔ)器管線數(shù)據(jù)的串行數(shù)據(jù)由作為串行測(cè)試輸入端口操作的BIST數(shù)據(jù)mux204接收并且由作為存儲(chǔ)器管線輸出端口操作的觸發(fā)器610輸出。在一些實(shí)施例中，串行測(cè)試數(shù)據(jù)路徑可以按照從串行測(cè)試輸入端口到存儲(chǔ)器管線輸出端口的以下順序包括=BIST數(shù)據(jù)mux204 ;在存儲(chǔ)器實(shí)例(比如鎖存器電路210al_210dl之一)中包括的至少一個(gè)輸入鎖存器；存儲(chǔ)器單元陣列、比如存儲(chǔ)器陣列212 ;旁路mux214 ;以及在BIST捕獲單元216中包括的觸發(fā)器610。可以使用預(yù)載荷來使能跨串行測(cè)試數(shù)據(jù)路徑的傳輸。
[0056]圖8圖示與公開的實(shí)施例一致的BIST捕獲電路216的操作模式表800。如圖8中所示并且舉例而言，BIST捕獲電路216可以根據(jù)以下模式操作:重置、管線、MBIST直通、MBIST累計(jì)、IEEE1500捕獲、移位和數(shù)據(jù)保留。
[0057]在重置模式期間，重置BIST捕獲電路216以將QP和Q的值設(shè)置成邏輯“O”。比較數(shù)據(jù)功能在重置模式期間不活躍。因而，CD的值未影響B(tài)IST捕獲電路216的輸出。去使能或者設(shè)置BIST捕獲使能信號(hào)CAPT為邏輯“O”。繼而AND門602的輸出將為邏輯“O”。去使能或者設(shè)置數(shù)據(jù)保留控制信號(hào)DR_CTL為邏輯“O”從而使AND門606的輸出設(shè)置成邏輯“O”。由于將606的輸出設(shè)置成邏輯“O”并且將AND門602的輸出設(shè)置成邏輯“0”，所以O(shè)R門604的輸出也為邏輯“O”。去使能或者設(shè)置BIST捕獲電路掃描使能信號(hào)SEQ為邏輯“O”從而使復(fù)用器608選擇OR門604的輸出用于向觸發(fā)器610傳輸。在存儲(chǔ)器時(shí)鐘CLK的上升沿上，觸發(fā)器510將向它的輸出移位邏輯“O”的值作為存儲(chǔ)器管線輸出信號(hào)QP。
[0058]在管線模式期間，從存儲(chǔ)器陣列212讀取并且在觸發(fā)器610中依次存儲(chǔ)數(shù)據(jù)。在后繼周期期間，在向觸發(fā)器610的輸入呈現(xiàn)值時(shí)，數(shù)據(jù)在QP輸出出現(xiàn)。也就是說，數(shù)據(jù)在選擇與該數(shù)據(jù)對(duì)應(yīng)的地址之后的一個(gè)時(shí)鐘周期在QP出現(xiàn)。在管線模式期間，去使能或者設(shè)置⑶為邏輯“O”從而使異或門600的輸出跟蹤Q_mem的邏輯值。去使能或者設(shè)置BIST捕獲使能信號(hào)CAPT為邏輯“O”。繼而AND門602的輸出將為邏輯“O”。去使能或者設(shè)置數(shù)據(jù)保留控制信號(hào)DR_CTL為邏輯“O”從而使AND門606的輸出設(shè)置成邏輯“O”。由于將606的輸出設(shè)置成邏輯“O”并且將AND門602的輸出設(shè)置成邏輯“0”，所以O(shè)R門604的輸出也為邏輯“O”。去使能或者設(shè)置BIST捕獲電路掃描使能信號(hào)SEQ為邏輯“O”從而使復(fù)用器608選擇OR門604的輸出用于向觸發(fā)器610輸出。在存儲(chǔ)器時(shí)鐘CLK的上升沿上，觸發(fā)器610將向它的輸出移位邏輯“O”的值作為存儲(chǔ)器管線輸出信號(hào)QP。因此，QP的值將反映Q_mem在先前時(shí)鐘周期期間的值，該值用QjnenT1表示。
[0059]在MBIST直通模式期間，QP的值反映在時(shí)鐘CLK的給定的周期比較Q_mem和⑶的值。將CD設(shè)置成MBIST控制器確定的值以反映用于給定的時(shí)鐘周期的Q_mem的預(yù)計(jì)值。異或門600作為比較器操作，該比較器在CD和Q_mem具有相同值的情況下輸出邏輯“0”，或者否則輸出邏輯“I”。使能或者設(shè)置BIST捕獲使能信號(hào)CAPT為邏輯“I”從而使AND門602的輸出傳遞比較結(jié)果。去使能或者設(shè)置數(shù)據(jù)保留控制信號(hào)DR_CTL為邏輯“O”從而使AND門606的輸出設(shè)置成邏輯“O”。由于將606的輸出設(shè)置成邏輯“0”，所以O(shè)R門604的輸出跟蹤比較值。去使能或者設(shè)置BIST捕獲電路掃描使能信號(hào)SEQ為邏輯“O”從而使復(fù)用器608選擇OR門604的輸出用于向觸發(fā)器610傳輸。在存儲(chǔ)器時(shí)鐘CLK的上升沿上，觸發(fā)器610將向輸出信號(hào)QP移位比較值。因此，在MBIST直通模式中，QP的值將反映如下值，該值指示Q_mem的預(yù)計(jì)值是與從存儲(chǔ)器陣列212讀取的Q_mem的實(shí)際值相同還是不同。
[0060]在MBIST累計(jì)模式期間，BIST捕獲電路216維持否定(negative)比較結(jié)果(例如值‘I’ )直至重置BIST捕獲電路216。將⑶設(shè)置成MBIST控制器確定的值以反映用于給定的時(shí)鐘周期的Q_mem的預(yù)計(jì)值。異或門600作為比較器操作,該比較器在CD和Q_mem具有相同值的情況下輸出邏輯“0”，或者否則輸出邏輯“I”。使能或者設(shè)置BIST捕獲使能信號(hào)CAPT為邏輯“I”從而使AND門602的輸出傳遞比較結(jié)果。使能或者設(shè)置數(shù)據(jù)保留控制信號(hào)DR_CTL為邏輯“ I ”從而使AND門606的輸出反映CLK的先前周期的比較值。如果CLK的先前周期的比較值為邏輯“0”，則將從OR門604輸出CLK的當(dāng)前周期的比較值。去使能或者設(shè)置BIST捕獲電路掃描使能信號(hào)SEQ為邏輯“O”從而使復(fù)用器608選擇CLK的當(dāng)前周期的比較值的輸出用于向觸發(fā)器610傳輸并且在后續(xù)時(shí)鐘周期上在QP出現(xiàn)。在CLK的先前周期的比較值為邏輯“I”的情況下，來自O(shè)R門604的輸出將獨(dú)立于在當(dāng)前時(shí)鐘周期確定的比較值的值而為邏輯“I”。只要去使能或者設(shè)置BIST捕獲電路掃描使能信號(hào)SEQ為邏輯“O”、或者直至重置BIST捕獲電路216，QP將維持邏輯值“I”從而指示在CLK的先前周期期間捕獲的否定比較結(jié)果。
[0061]在IEEE1500模式期間，從存儲(chǔ)器陣列212讀取并且在觸發(fā)器610中依次存儲(chǔ)數(shù)據(jù)。在向觸發(fā)器610的輸入呈現(xiàn)值之后的時(shí)鐘周期上，數(shù)據(jù)在QP輸出出現(xiàn)。也就是說，數(shù)據(jù)在選擇與該數(shù)據(jù)對(duì)應(yīng)的地址之后的一個(gè)時(shí)鐘周期在QP出現(xiàn)。在IEEE1500模式期間，去使能或者設(shè)置CD為邏輯“O”從而使異或門600的輸出跟蹤Q_mem的邏輯值。使能或者設(shè)置BIST捕獲使能信號(hào)CAPT為邏輯“I”從而使AND門602的輸出跟蹤Q_mem的邏輯值。去使能或者設(shè)置數(shù)據(jù)保留控制信號(hào)DR_CTL為邏輯“O”從而使AND門606的輸出設(shè)置成邏輯“O”。由于將606的輸出設(shè)置成邏輯“O”，所以AND門602的輸出也跟蹤Q_mem的邏輯值。去使能或者設(shè)置BIST捕獲電路掃描使能信號(hào)SEQ為邏輯“O”從而使復(fù)用器608選擇OR門604的輸出用于向觸發(fā)器610傳輸。在存儲(chǔ)器時(shí)鐘CLK的上升沿上,觸發(fā)器610將向輸出信號(hào)QP移位邏輯Q_mem的值。因此，QP的值將在先前時(shí)鐘周期期間反映Q_mem的值。
[0062]在移位模式期間，可以在CLK的連續(xù)周期的上升沿期間以依次方式從觸發(fā)器610輸出ATPG掃描輸入數(shù)據(jù)。在這一模式中，使能或者設(shè)置BIST捕獲電路掃描使能信號(hào)SEQ為邏輯“I”，從而使復(fù)用器609選擇ATPG掃描輸入數(shù)據(jù)用于向觸發(fā)器610傳輸和向QP輸出。由于BIST捕獲電路掃描使能信號(hào)SEQ被使能，所以向BIST捕獲電路216的其余輸入并不影響輸出QP。
[0063]在數(shù)據(jù)保留模式期間，BIST捕獲單元216維持它的先前狀態(tài)。去使能或者設(shè)置CD為邏輯“O”從而使異或門600的輸出跟蹤Q_mem的邏輯值。去使能或者設(shè)置BIST捕獲使能信號(hào)CAPT為邏輯“O”。繼而AND門602的輸出將為邏輯“O”。使能或者設(shè)置數(shù)據(jù)保留控制信號(hào)DR_CTL為邏輯“I”從而使AND門606的輸出反映來自CLK的先前周期的QP的值。由于在這一模式期間在邏輯“O”保持AND門602的輸出，所以O(shè)R門604的輸出跟蹤AND門606的輸出的值，該值反映來自CLK的先前周期的QP的值。去使能或者設(shè)置BIST捕獲電路掃描使能信號(hào)SEQ為邏輯“O”從而使復(fù)用器608選擇來自CLK的先前周期的QP的值用于向觸發(fā)器610傳輸。在存儲(chǔ)器時(shí)鐘CLK的上升沿上，觸發(fā)器610將向輸出信號(hào)QP移位來自CLK的先前周期的QP的值從而維持它的先前狀態(tài)。
[0064]在其它實(shí)施例中，存儲(chǔ)器編譯器可以被配置用于編譯與公開的實(shí)施例一致的存儲(chǔ)器硬宏。例如存儲(chǔ)器編譯器可以被配置用于基于處理器102執(zhí)行的指令124編譯至少一個(gè)SRAM存儲(chǔ)器實(shí)例。存儲(chǔ)器編譯器可以被配置用于生成在存儲(chǔ)器硬宏200中包括的電路實(shí)例并且生成與公開的實(shí)施例一致的存儲(chǔ)器硬宏200的布局。通過生成存儲(chǔ)器硬宏200的布局，在存儲(chǔ)器設(shè)計(jì)階段期間在存儲(chǔ)器硬宏200以內(nèi)關(guān)閉與功能數(shù)據(jù)路徑、掃描數(shù)據(jù)路徑、BIST數(shù)據(jù)路徑和串行測(cè)試數(shù)據(jù)路徑關(guān)聯(lián)的定時(shí)。因此，減少用于每個(gè)數(shù)據(jù)路徑和功能存儲(chǔ)器數(shù)據(jù)路徑的關(guān)閉定時(shí)的負(fù)擔(dān)。
[0065]這里已經(jīng)參照附圖描述各種實(shí)施例。然而將清楚可以對(duì)其進(jìn)行各種修改和改變并且可以實(shí)施附加實(shí)施例而未脫離如在所附權(quán)利要求中闡述的公開內(nèi)容的范圍。
[0066]另外，本領(lǐng)域技術(shù)人員將根據(jù)說明書的考慮和這里實(shí)施例中的一個(gè)或者多個(gè)實(shí)施例的實(shí)現(xiàn)而清楚其它實(shí)施例。因此旨在于這里的本公開內(nèi)容和實(shí)施例僅視為示例而公開內(nèi)容的真實(shí)范圍和精神實(shí)質(zhì)由列所附示例權(quán)利要求列表指示。
【權(quán)利要求】
1.一種存儲(chǔ)器硬宏，包括: 功能輸入端口、功能輸出端口和從所述功能輸入端口到所述功能輸出端口的功能存儲(chǔ)器數(shù)據(jù)路徑，所述功能存儲(chǔ)器數(shù)據(jù)路徑按照從所述功能輸入端口到所述功能輸出端口的以下順序包括: 數(shù)據(jù)緩沖器電路陣列，包括來自存儲(chǔ)器實(shí)例的輸入鎖存器， 存儲(chǔ)器單元陣列，以及 感測(cè)放大器陣列，包括來自所述存儲(chǔ)器實(shí)例的輸出鎖存器；掃描輸入端口、掃描輸出端口和從所述掃描輸入端口到所述掃描輸出端口的掃描數(shù)據(jù)路徑，所述掃描數(shù)據(jù)路徑按照從所述掃描輸入端口到所述掃描輸出端口的以下順序包括:掃描觸發(fā)器陣列，所述掃描觸發(fā)器包括來自所述數(shù)據(jù)緩沖器電路陣列的輸入鎖存器；以及 來自所述感測(cè)放大器陣列的輸出鎖存器； 其中所述掃描數(shù)據(jù)路徑旁路所述存儲(chǔ)器單元陣列；以及 BIST輸入端口、BIST輸出端口和從所述BIST輸入端口到所述BIST輸出端口的BIST數(shù)據(jù)路徑，所述BIST數(shù)據(jù)路徑按照從所述BIST輸入端口到所述BIST輸出端口的以下順序包括: 來自所述數(shù)據(jù)緩沖器電路陣列的至少一個(gè)輸入鎖存器； 所述存儲(chǔ)器單元陣列；以及 來自所述感測(cè)放大器陣列的至少一個(gè)輸出鎖存器。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器硬宏，其中將來自所述功能輸出端口的功能存儲(chǔ)器數(shù)據(jù)輸出的定時(shí)與來自所述掃描輸出端口的掃描數(shù)據(jù)輸出的定時(shí)進(jìn)行匹配。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器硬宏，其中所述輸入鎖存器和輸出鎖存器一起被鐘控。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器硬宏，還包括預(yù)載荷端口、串行測(cè)試輸入端口、存儲(chǔ)器管線輸出端口和串行測(cè)試數(shù)據(jù)路徑，所述預(yù)載荷端口被配置用于啟用通過所述串行測(cè)試數(shù)據(jù)路徑的傳輸，所述串行測(cè)試數(shù)據(jù)路徑按照從所述串行測(cè)試輸入端口到所述存儲(chǔ)器管線輸出端口的以下順序包括: BIST復(fù)用器電路； 來自所述數(shù)據(jù)緩沖器電路陣列的所述至少一個(gè)輸入鎖存器； 所述存儲(chǔ)器單元陣列； 旁路復(fù)用器電路；以及 BIST捕獲電路。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器硬宏，其中所述BIST復(fù)用器電路包括:選擇輸入，耦合到所述預(yù)載荷端口以從所述串行測(cè)試輸入端口和存儲(chǔ)器管線輸出數(shù)據(jù)中的至少一項(xiàng)，以用于傳輸?shù)紹IST復(fù)用器輸出。
6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器硬宏，其中所述掃描觸發(fā)器包括:掃描輸入鎖存器，被耦合以用于接收來自存儲(chǔ)器實(shí)例的所述輸入鎖存器的輸出、并且具有被配置用于向旁路復(fù)用器電路輸出掃描測(cè)試數(shù)據(jù)的輸出。
7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器硬宏，其中所述存儲(chǔ)器實(shí)例是嵌入式靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。
8.根據(jù)權(quán)利要求1所述的存儲(chǔ)器硬宏，其中所述存儲(chǔ)器單元陣列在無刷新周期的功能模式中操作。
9.根據(jù)權(quán)利要求1所述的存儲(chǔ)器硬宏，其中在所述存儲(chǔ)器設(shè)計(jì)階段期間在所述存儲(chǔ)器硬宏內(nèi)關(guān)閉與所述功能數(shù)據(jù)路徑、掃描數(shù)據(jù)路徑和BIST數(shù)據(jù)路徑關(guān)聯(lián)的定時(shí)。
10.一種存儲(chǔ)器硬宏，包括: 輸入復(fù)用器電路，具有用于從掃描測(cè)試數(shù)據(jù)、BIST測(cè)試數(shù)據(jù)和用戶數(shù)據(jù)進(jìn)行選擇以用于向復(fù)用器輸出進(jìn)行傳輸?shù)倪x擇輸入； 掃描觸發(fā)器，包括第一輸入鎖存器電路，所述第一輸入鎖存器電路被稱合以用于接收所述復(fù)用器輸出，所述掃描觸發(fā)器被耦合以用于向與存儲(chǔ)器實(shí)例關(guān)聯(lián)的存儲(chǔ)器測(cè)試邏輯傳輸掃描測(cè)試數(shù)據(jù)，并且所述第一輸入鎖存器電路被耦合以用于向包括在所述存儲(chǔ)器實(shí)例中的存儲(chǔ)器陣列傳輸BIST測(cè)試數(shù)據(jù)和/或用戶數(shù)據(jù)；以及 BIST捕獲電路，包括輸出鎖存器電路，所述BIST捕獲電路被耦合以用于從所述存儲(chǔ)器陣列接收BIST測(cè)試數(shù)據(jù)和/或用戶數(shù)據(jù)，所述輸出鎖存器電路被耦合以用于從所述存儲(chǔ)器測(cè)試邏輯接收掃描測(cè)試數(shù)據(jù)。
11.一種存儲(chǔ)器硬宏，包括: BIST復(fù)用器電路，具有用于從BIST測(cè)試數(shù)據(jù)和存儲(chǔ)器管線輸出數(shù)據(jù)中的至少一項(xiàng)進(jìn)行選擇以用于向BIST復(fù)用器輸出進(jìn)行傳輸?shù)倪x擇輸入； 掃描復(fù)用器電路，被耦合以用于接收所述BIST復(fù)用器輸出，并且被配置以用于從BIST復(fù)用器輸出信號(hào)和掃描測(cè)試數(shù)據(jù)中的至少一項(xiàng)進(jìn)行選擇以用于向第一輸入鎖存器電路進(jìn)行傳輸，其中所述第一輸入鎖存器電路位于耦合到存儲(chǔ)器陣列的數(shù)據(jù)緩沖器電路中； 掃描觸發(fā)器電路，包括所述第一輸入鎖存器電路，所述第一輸入鎖存器電路具有被配置用于向旁路復(fù)用器電路的第一輸入輸出掃描測(cè)試數(shù)據(jù)的輸出；以及 BIST捕獲電路，包括輸出鎖存器電路，所述輸出鎖存器電路:被耦合用于接收所述旁路復(fù)用器電路的輸出；并且包含于耦合到所述存儲(chǔ)器陣列的感測(cè)放大器電路中。
12.根據(jù)權(quán)利要求11所述的存儲(chǔ)器硬宏，其中所述BIST復(fù)用器電路包括: 第一復(fù)用器，被配置用于從所述BIST測(cè)試數(shù)據(jù)和所述存儲(chǔ)器管線輸出數(shù)據(jù)中的至少一項(xiàng)進(jìn)行選擇以用于向第二復(fù)用器進(jìn)行傳輸，所述第二復(fù)用器被配置用于從第一復(fù)用器輸出信號(hào)和用戶數(shù)據(jù)進(jìn)行選擇以用于向所述BIST復(fù)用器輸出進(jìn)行傳輸。
13.根據(jù)權(quán)利要求11所述的存儲(chǔ)器硬宏，其中所述掃描觸發(fā)器電路還包括:第二輸入鎖存器電路，具有耦合到所述第一鎖存器電路的所述輸出和所述存儲(chǔ)器陣列的數(shù)據(jù)輸入的輸出，以及耦合到所述旁路復(fù)用器電路的第二輸入的輸出。
14.根據(jù)權(quán)利要求11所述的存儲(chǔ)器硬宏，其中所述BIST捕獲電路包括被配置用于輸出存儲(chǔ)器輸出數(shù)據(jù)的第一輸出和被配置用于輸出管線存儲(chǔ)器輸出數(shù)據(jù)的第二輸出，所述存儲(chǔ)器輸出數(shù)據(jù)和所述管 線存儲(chǔ)器輸出數(shù)據(jù)根據(jù)所述存儲(chǔ)器陣列的所述數(shù)據(jù)輸出來導(dǎo)出。
15.根據(jù)權(quán)利要求11所述的存儲(chǔ)器硬宏，其中所述存儲(chǔ)器硬宏的一部分位于存儲(chǔ)器輸入/輸出(I/O)電路中。
16.—種存儲(chǔ)器硬宏,包括: BIST復(fù)用器電路，具有用于從BIST測(cè)試數(shù)據(jù)和存儲(chǔ)器管線輸出數(shù)據(jù)中的至少一項(xiàng)進(jìn)行選擇以用于向BIST復(fù)用器輸出進(jìn)行傳輸?shù)倪x擇輸入； 掃描復(fù)用器電路，具有耦合到所述BIST復(fù)用器輸出的輸入和耦合到第一輸入鎖存器的輸出，其中所述第一輸入鎖存器電路的至少一部分位于耦合到存儲(chǔ)器陣列的數(shù)據(jù)緩沖器電路； 掃描觸發(fā)器，包括所述第一輸入鎖存器電路，并且具有被配置用于向旁路復(fù)用器電路輸出來自所述第一輸入鎖存器電路的輸出的掃描測(cè)試數(shù)據(jù)的輸出；以及 BIST捕獲電路，包括耦合到旁路復(fù)用器輸出的輸出鎖存器電路，其中在耦合到所述存儲(chǔ)器陣列的感測(cè)放大器電路中包括所述輸出鎖存器電路的至少一部分。
17.—種編碼有可向處理器中加載的代碼的計(jì)算機(jī)可讀介質(zhì)，所述代碼在由所述處理器執(zhí)行時(shí)使所述處理器生成根據(jù)權(quán)利要求1所述的存儲(chǔ)器硬宏的表示。
18.—種編碼有可向處理器中加載的代碼的計(jì)算機(jī)可讀介質(zhì)，所述代碼在由所述處理器執(zhí)行時(shí)使所述處理器生成根據(jù)權(quán)利要求10所述的存儲(chǔ)器硬宏的表示。
19.一種編碼有可向處理器中加載的代碼的計(jì)算機(jī)可讀介質(zhì)，所述代碼在由所述處理器執(zhí)行時(shí)使所述處理器生成根據(jù)權(quán)利要求11所述的存儲(chǔ)器硬宏的表示。
20.—種編碼有可向處理器中加載的代碼的計(jì)算機(jī)可讀介質(zhì)，所述代碼在由所述處理器執(zhí)行時(shí)使所述處理器生成根據(jù)權(quán)利要求16所述的存儲(chǔ)器硬宏的表示。
21.一種用于將至少一個(gè)SRAM存儲(chǔ)器實(shí)例編譯作為存儲(chǔ)器硬宏的存儲(chǔ)器編譯器，所述存儲(chǔ)器編譯器包括: 用于生成BIST復(fù)用器電路的代碼部分，所述BIST復(fù)用器電路具有用于從BIST測(cè)試數(shù)據(jù)和存儲(chǔ)器管線輸出數(shù)據(jù)中的至少一項(xiàng)進(jìn)行選擇以用于向BIST復(fù)用器輸出進(jìn)行傳輸?shù)倪x擇輸入，所述BIST復(fù)用器電路提供所述集成存儲(chǔ)器硬宏的輸入端口 ； 用于生成掃描復(fù)用器電路的代碼部分，所述掃描復(fù)用器電路具有耦合到所述BIST復(fù)用器輸出的輸入和耦合到第一輸入鎖存器的輸出，其中所述第一輸入鎖存器電路的至少一部分位于耦合到存儲(chǔ)器陣列的數(shù)據(jù)緩沖器電路中； 用于生成掃描觸發(fā)器的代碼部分，所述掃描觸發(fā)器包括所述第一輸入鎖存器電路并且具有被配置用于向旁路復(fù)用器電路輸出來自所述第一輸入鎖存器電路的輸出的掃描測(cè)試數(shù)據(jù)的輸出；以及 用于生成BIST捕獲電路的代碼部分，所述BIST捕獲電路包括: 輸出鎖存器電路，具有耦合到旁路復(fù)用器輸出的輸入和被耦合用于驅(qū)動(dòng)所述存儲(chǔ)器硬宏的輸出端口的輸出，其中所述輸出鎖存器電路的至少一部分位于所述感測(cè)放大器電路中；以及輸出捕獲寄存器，具有被耦合用于接收所述旁路復(fù)用器輸出的所述輸出的輸入和被耦合用于向所述存儲(chǔ)器硬宏的所述輸出端口驅(qū)動(dòng)所述存儲(chǔ)器管線輸出數(shù)據(jù)的輸出。
【文檔編號(hào)】G01R31/28GK103917879SQ201280054443
【公開日】2014年7月9日 申請(qǐng)日期:2012年9月18日 優(yōu)先權(quán)日:2011年9月23日
【發(fā)明者】Y·佐里安, K·達(dá)賓延, G·托杰延 申請(qǐng)人:美商新思科技有限公司