專利名稱：一種掉電檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
—種掉電檢測(cè)電路技術(shù)領(lǐng)域[0001]本實(shí)用新型涉及電子電路，特別地，涉及一種用于掉電數(shù)據(jù)保存的掉電檢測(cè)電路。
背景技術(shù)：
[0002]現(xiàn)代通訊和工業(yè)技術(shù)的發(fā)展，對(duì)設(shè)備工作的可靠性越來越高。當(dāng)發(fā)生意外當(dāng)機(jī)時(shí)，需要能及時(shí)記錄當(dāng)前設(shè)備與其他設(shè)備的通訊數(shù)據(jù)、報(bào)警信息以及設(shè)備工作的狀態(tài)等。這就要求意外當(dāng)機(jī)時(shí)，設(shè)備的處理器能及時(shí)快速檢測(cè)到掉電信號(hào)，在極短的時(shí)間內(nèi)保存好所需數(shù)據(jù)，并且需要把因干擾造成的掉電信號(hào)跟真正的掉電信號(hào)區(qū)分開來。實(shí)用新型內(nèi)容[0003]為了解決上述問題，本實(shí)用新型的目的在于提供一種用于掉電數(shù)據(jù)保存的掉電檢測(cè)電路，以提高設(shè)備工作時(shí)的可靠性。[0004]本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是:[0005]一種掉電檢測(cè)電路，包括接入一第一直流電壓并對(duì)第一直流電壓進(jìn)行分壓的分壓電路、與分壓電路連接的電壓檢測(cè)電路、與分壓電路及電壓檢測(cè)電路分別連接的抑制浪涌電流電路，電壓檢測(cè)電路的輸出端連接至一處理器，電壓檢測(cè)電路在第一直流電壓小于設(shè)定值時(shí)輸出一掉電信號(hào)至處理器。[0006]本實(shí)用新型的優(yōu)點(diǎn)在于:[0007]提升了產(chǎn)品的可靠性，具有電路簡(jiǎn)單可靠、占用PCB面積小及成本低廉等優(yōu)點(diǎn)。


[0008]圖1是本實(shí)用新型掉電檢測(cè)電路的電路模塊示意圖；[0009]圖2是圖1的具體電路圖。
具體實(shí)施方式
[0010]
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說明:[0011]請(qǐng)參閱圖1和圖2, —種掉電檢測(cè)電路100,包括接入一第一直流電壓并對(duì)第一直流電壓進(jìn)行分壓的分壓電路10、與分壓電路10連接的電壓檢測(cè)電路20，與分壓電路10及電壓檢測(cè)電路20分別連接的抑制浪涌電流電路30，電壓檢測(cè)電路20的輸出端連接至一處理器40,并在第一直流電壓小于設(shè)定值時(shí)輸出一掉電信號(hào)至處理器。[0012]所述分壓電路10包括第一電阻R62和第二電阻R63，第一直流電壓經(jīng)過串聯(lián)連接的第一電阻R62和第二電阻R63后接地。在本實(shí)施方式中，第一電阻阻值為第二電阻阻值的5-10倍左右。在一優(yōu)選的實(shí)施方式中，所述第一電阻阻值為第二電阻阻值的7倍。[0013]所述抑制浪涌電流電路30包括TVS管D10，所述TVS管DlO的陽極接地，所述TVS管DlO的陰極連接至第一電阻R62和第二電阻R63之間，形成第一節(jié)點(diǎn)A。在本實(shí)施方式中，所述TVS管DlO的擊穿電壓為5V，以實(shí)現(xiàn)對(duì)第一直流電壓浪涌的抑制，保護(hù)電壓檢測(cè)電路20。[0014]所述電壓檢測(cè)電路20包括電壓檢測(cè)1C，所述電壓檢測(cè)IC的輸入端Vcc連接至第一節(jié)點(diǎn)A，所述電壓檢測(cè)IC的第一輸出端OUT連接至處理器40，一第二直流電壓端通過第三電阻R65連接至所述電壓檢測(cè)IC的第一輸出端OUT與處理器40之間，形成第二節(jié)點(diǎn)B，所述電壓檢測(cè)IC的第二輸出端Vss接地。[0015]具體的，在本實(shí)施方式中，第一電阻阻值為210ΚΩ，所述第二電阻阻值為30ΚΩ，所述電壓檢測(cè)IC為STM 1061，其閥值電壓設(shè)為2.2V，所述TVS管的擊穿電壓為5V，所述第二直流電壓端的電壓為3V，第三電阻阻值為IOKΩ，第一直流電壓在正常工作時(shí)輸入為24V左右。[0016]在正常情況下，第一節(jié)點(diǎn)A的電壓為24*[30ΚΩ/(30ΚΩ+210ΚΩ )]V，gp，為3V，由于STM1061內(nèi)部閥值電壓為2.2V，小于輸入電壓3V，從而其第一輸出端OUT不會(huì)輸出掉電信號(hào)至處理器40。當(dāng)?shù)谝恢绷麟妷航档偷叫∮?7.6V時(shí)，第一節(jié)點(diǎn)A的電壓將小于2.2V,低于STM1061內(nèi)部閥值電壓，從而STM1061的輸出端OUT將輸出一低電平掉電信號(hào)至處理器40。處理器40在偵測(cè)到該低電平掉電信號(hào)后，立即執(zhí)行數(shù)據(jù)掉電保存功能。在其他實(shí)施方式中，處理器40也可以在偵測(cè)到該低電平掉電信號(hào)后，并不理解執(zhí)行數(shù)據(jù)掉電保存功能，而是間隔一預(yù)定時(shí)間(如IOms)后再次偵測(cè)該低電平掉電信號(hào)是否還存在，如果還存在，則執(zhí)行數(shù)據(jù)掉電保存功能，如果掉電信號(hào)不復(fù)存在，則判斷為外部干擾，從而不執(zhí)行數(shù)據(jù)掉電保存功能。[0017]由于本實(shí)用新型采用電壓檢測(cè)器STM1061和TVS管，減少了電路的復(fù)雜性，同時(shí)可避免第一直流電壓輸入浪涌對(duì)電壓檢測(cè)器STM1061及處理器40等的損害，提升了產(chǎn)品的可靠性，與同類產(chǎn)品相比，具有電路簡(jiǎn)單可靠、占用PCB面積小及成本低廉等優(yōu)點(diǎn)。[0018]以上所述僅為本實(shí)用新型的較佳實(shí)施例，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種掉電檢測(cè)電路,其特征在于:包括接入一第一直流電壓并對(duì)第一直流電壓進(jìn)行分壓的分壓電路、與分壓電路連接的電壓檢測(cè)電路、與分壓電路及電壓檢測(cè)電路分別連接的抑制浪涌電流電路，電壓檢測(cè)電路的輸出端連接至一處理器，電壓檢測(cè)電路在第一直流電壓小于設(shè)定值時(shí)輸出一掉電信號(hào)至處理器。
2.根據(jù)權(quán)利要求1所述的掉電檢測(cè)電路，其特征在于:所述分壓電路包括第一電阻和第二電阻，第一直流電壓經(jīng)過串聯(lián)連接的第一電阻和第二電阻后接地。
3.根據(jù)權(quán)利要求2所述的掉電檢測(cè)電路，其特征在于:所述抑制浪涌電流電路包括TVS管，所述TVS管的陽極接地，所述TVS管的陰極連接至第一電阻和第二電阻之間，形成第一節(jié)點(diǎn)。
4.根據(jù)權(quán)利要求3所述的掉電檢測(cè)電路，其特征在于:所述電壓檢測(cè)電路包括電壓檢測(cè)1C，所述電壓檢測(cè)IC的輸入端連接至第一節(jié)點(diǎn)，所述電壓檢測(cè)IC的第一輸出端連接至處理器，一第二直流電壓端通過第三電阻連接至所述電壓檢測(cè)IC的第一輸出端與處理器之間，形成第二節(jié)點(diǎn)，所述電壓檢測(cè)IC的第二輸出端接地。
5.根據(jù)權(quán)利要求4所述的掉電檢測(cè)電路，其特征在于:所述第一電阻阻值為第二電阻阻值的7倍。
6.根據(jù)權(quán)利要求4或5所述的掉電檢測(cè)電路，其特征在于:所述第一電阻阻值為210ΚΩ，所述第二電阻阻值為30ΚΩ，所述電壓檢測(cè)IC為STM 106LSTM1061的閥值電壓設(shè)為 2.2V。
7.根據(jù)權(quán)利要求6所述的掉電檢測(cè)電路，其特征在于:所述TVS管的擊穿電壓為5V。
8.根據(jù)權(quán)利要求6所述的掉電檢測(cè)電路，其特征在于:所述第三電阻阻值為10ΚΩ，第二直流電壓端的電壓為3V。
專利摘要本實(shí)用新型提供一種掉電檢測(cè)電路，包括接入一第一直流電壓并對(duì)第一直流電壓進(jìn)行分壓的分壓電路、與分壓電路連接的電壓檢測(cè)電路、與分壓電路及電壓檢測(cè)電路分別連接的抑制浪涌電流電路，電壓檢測(cè)電路的輸出端連接至一處理器，電壓檢測(cè)電路在第一直流電壓小于設(shè)定值時(shí)輸出一掉電信號(hào)至處理器。本實(shí)用新型的掉電檢測(cè)電路提升了產(chǎn)品的可靠性，具有電路簡(jiǎn)單可靠、占用PCB面積小及成本低廉等優(yōu)點(diǎn)。
文檔編號(hào)G01R19/155GK203069654SQ20122074143
公開日2013年7月17日 申請(qǐng)日期2012年12月30日 優(yōu)先權(quán)日2012年12月30日
發(fā)明者宋斌 申請(qǐng)人:深圳市顯控自動(dòng)化技術(shù)有限公司