專利名稱：一種用于光纖振動測量系統(tǒng)的新型實時數(shù)據(jù)采集與信號處理設(shè)備及其實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及周界安防領(lǐng)域，特別涉及一種用于光纖振動測量系統(tǒng)的新型實時數(shù)據(jù)采集與信號處理設(shè)備及其實現(xiàn)方法。
背景技術(shù)：
目前，應(yīng)用于周界報警的安防系統(tǒng)主要包括微波報警系統(tǒng)、主動紅外報警系統(tǒng)、泄露電纜周界報警系統(tǒng)、靜電感應(yīng)周界報警系統(tǒng)以及攝像機(jī)視頻識別系統(tǒng)等。上述傳統(tǒng)的周界報警系統(tǒng)應(yīng)用在長距離條件下的監(jiān)控時，存在很多問題。例如微波報警系統(tǒng)或主動紅外報警系統(tǒng)等監(jiān)控方式只能適用于視距及平坦區(qū)域，受地形的高低、曲折、轉(zhuǎn)彎、折彎等環(huán)境因素影響很大，而且它們不適合惡劣氣候，易受自然氣候影響，準(zhǔn)確率也較低。同時由于傳感器單元一般是有源的，所以在長距離監(jiān)測的情況下，難以解決野外供電的問題，傳感器單元的壽命也較短，在長時間連續(xù)使用的情況下，設(shè)備的維護(hù)成本也較高。因此，長距離可定位的周界報警系統(tǒng)作為全新的安防設(shè)備，具有明顯的優(yōu)勢。報警系統(tǒng)分為室外監(jiān)控光纜和綜合處理設(shè)備兩部分。綜合處理設(shè)備位于監(jiān)控室機(jī)房內(nèi)，按功能來劃分，可以由光源、光路輸出模塊、光電轉(zhuǎn)換電路、模數(shù)轉(zhuǎn)換模塊、數(shù)字信號處理模塊及報警模塊組成。其工作過程為光源在光源驅(qū)動電路的控制下，發(fā)出的光經(jīng)光路輸出模塊處理后進(jìn)入室外監(jiān)控光纜；室外監(jiān)控光纜返回的光到達(dá)光電轉(zhuǎn)換電路之后，經(jīng)模數(shù)轉(zhuǎn)換和數(shù)字信號處理模塊進(jìn)行處理；之后進(jìn)行分析并識別出擾動信號，然后再根據(jù)對擾動信號的分析結(jié)果進(jìn)行相應(yīng)的報警操作?，F(xiàn)有技術(shù)中，采用市面上成熟的采集卡，把經(jīng)模數(shù)轉(zhuǎn)換和數(shù)字信號處理模塊處理過的數(shù)據(jù)采集到工業(yè)計算機(jī)上，利用工業(yè)計算機(jī)進(jìn)行處理。這類采集卡功能單一，僅僅完成數(shù)據(jù)采集功能，沒有預(yù)處理功能。另外，工業(yè)計算機(jī)處理采用軟件處理方法，這種方案的優(yōu)點(diǎn)是算法移植簡單，開發(fā)難度較低，缺點(diǎn)是由于PC機(jī)是基于多任務(wù)系統(tǒng)，不能實時地專一處理單一事務(wù)；同時由于系統(tǒng)數(shù)據(jù)量大，算法比較復(fù)雜，很難實時實現(xiàn)，存在數(shù)據(jù)丟失問題。但是，如果數(shù)據(jù)處理全部用硬件實現(xiàn)，開發(fā)難度大，周期長。研究發(fā)現(xiàn)，即便采用FPGA對信號進(jìn)行預(yù)處理，再利用工業(yè)計算機(jī)對預(yù)處理后的信號進(jìn)行分析和判別，當(dāng)多個振動事件同時發(fā)生時，系統(tǒng)仍然無法實時處理，仍然存在事件丟失，事件漏報的缺陷。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提供一種用于光纖振動測量系統(tǒng)的新型實時數(shù)據(jù)采集與信號處理設(shè)備，用以實現(xiàn)實時數(shù)據(jù)采集和信號處理功能，達(dá)到實時分析和判別的目的。為了達(dá)到上述目的，本發(fā)明采用如下技術(shù)方案一種用于光纖振動測量系統(tǒng)的新型實時數(shù)據(jù)采集與信號處理設(shè)備，包括同步脈沖發(fā)生器、光電模塊、模數(shù)轉(zhuǎn)換器、FPGA、第一DDR存儲器、第二 DDR存儲器、第一 DSP模塊、第二 DSP模塊和工業(yè)計算機(jī)，其特征在于所述同步脈沖發(fā)生器分別連接所述光電模塊和FPGA，所述光電模塊連接模數(shù)轉(zhuǎn)換器，所述模數(shù)轉(zhuǎn)換器連接FPGA，所述FPGA分別連接所述第一 DDR存儲器、第二 DDR存儲器、第一 DSP模塊和第二 DSP模塊，所述第一 DSP模塊和第二 DSP模塊共同連接工業(yè)計算機(jī)。所述同步脈沖發(fā)生器，用以產(chǎn)生具有一定重復(fù)頻率的一定脈寬的同步脈沖信號，用來同步光電模塊和FPGA (即數(shù)據(jù)采集控制器)，從而使得系統(tǒng)采集到光電模塊產(chǎn)生的有效信號。所述重復(fù)頻率可以設(shè)置。所述光電模塊，用以產(chǎn)生激光發(fā)射和激光干涉接收。當(dāng)所述同步脈沖發(fā)生器產(chǎn)生脈沖時，光電模塊發(fā)射激光，同時接收激光干涉光，并將其轉(zhuǎn)換成電信號輸出到模數(shù)轉(zhuǎn)換器的輸入端；當(dāng)所述同步脈沖發(fā)生器的脈沖結(jié)束時，光電模塊停止發(fā)射激光，干涉光則延時一段時間后結(jié)束，延時時間與系統(tǒng)探測距離有關(guān)。所述模數(shù)轉(zhuǎn)換器，其功能是完成模擬電信號到數(shù)字電信號的轉(zhuǎn)換。所述FPGA，其功能是完成數(shù)據(jù)采集、數(shù)據(jù)緩存、數(shù)據(jù)重排、數(shù)據(jù)預(yù)處理等功能。所述第一 DDR存儲器和第二 DDR存儲器，其功能是緩存數(shù)據(jù)。所述第一 DSP模塊和第二 DSP模塊，其功能是實現(xiàn)數(shù)據(jù)后處理、模式識別和事件判別。所述工業(yè)計算機(jī)，其功能是用于事件報警顯示、信息記錄等。進(jìn)一步地，F(xiàn)PGA內(nèi)部設(shè)計為由數(shù)據(jù)采集控制單元、第一存儲器控制單元、第二存儲器控制單元、第一預(yù)處理單元、第二預(yù)處理單元、第一 FIFO存儲器、第二 FIFO存儲器、第一數(shù)據(jù)輸出控制器、第二數(shù)據(jù)輸出控制器組成；所述數(shù)據(jù)采集控制單元分別連接同步脈沖發(fā)生器、模數(shù)轉(zhuǎn)換器、第一存儲器控制單元和第二存儲器控制單元，所述第一存儲器控制單元連接第一 DDR存儲器和第一預(yù)處理單元，所述第一預(yù)處理單元連接第一 FIFO存儲器，第
一FIFO存儲器連接第一數(shù)據(jù)輸出控制器，第一數(shù)據(jù)輸出控制器連接第一 DSP模塊，所述第二存儲器控制單元連接第二 DDR存儲器和第二預(yù)處理單元，所述第二預(yù)處理單元連接第二FIFO存儲器，第二 FIFO存儲器連接第二數(shù)據(jù)輸出控制器，第二數(shù)據(jù)輸出控制器連接第二DSP模塊。所述數(shù)據(jù)采集控制單元，其功能是用來控制數(shù)據(jù)采集流程，切換數(shù)據(jù)緩存通道、控制數(shù)據(jù)輸出通道切換。所述第一存儲器控制單元，用來對第一 DDR存儲器讀寫控制以及對所述第一預(yù)處理單元數(shù)據(jù)輸入控制。所述第二存儲器控制單元，用來對第二 DDR存儲器讀寫控制以及對所述第二預(yù)處理單元數(shù)據(jù)輸入控制。所述第一預(yù)處理單元和第二預(yù)處理單元，其功能是對輸入數(shù)據(jù)序列進(jìn)行預(yù)處理，比如短時能量計算、過零率計算、短時傅里葉變換等。所述第一 FIFO存儲器、第二 FIFO存儲器，其功能是數(shù)據(jù)緩存，達(dá)到先進(jìn)先出的目的。所述第一數(shù)據(jù)輸出控制器，其功能是用于控制第一預(yù)處理單元的數(shù)據(jù)輸出到第一DSP模塊。所述第二數(shù)據(jù)輸出控制器，其功能是用于控制第二預(yù)處理單元的數(shù)據(jù)輸出到第二DSP模塊。本發(fā)明一種用于光纖振動測量系統(tǒng)的新型實時數(shù)據(jù)采集與信號處理設(shè)備，通過如下步驟實現(xiàn)實時數(shù)據(jù)的采集和處理，達(dá)到實時分析和判別的目的
第一步，同步脈沖發(fā)生器產(chǎn)生具有一定脈沖寬度和重復(fù)頻率的同步信號；
第二步，當(dāng)同步信號產(chǎn)生時，光電模塊發(fā)射脈沖激光，同時接收到有效的激光干涉信號并將其轉(zhuǎn)換成有效的電壓信號；
第三步，模數(shù)轉(zhuǎn)換器把電壓信號轉(zhuǎn)換成數(shù)字信號；
第四步，F(xiàn)PGA采集模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號，并完成緩存(即數(shù)據(jù)存入第一 DDR存儲器或第二 DDR存儲器)、數(shù)據(jù)重排列、數(shù)據(jù)預(yù)處理、輸出預(yù)處理后的數(shù)據(jù)到后級的第一 DSP模塊或第二 DSP模塊；
第五步，第一 DSP模塊或第二 DSP模塊對FPGA輸出的數(shù)據(jù)進(jìn)行數(shù)據(jù)后處理、模式識別和事件判別，并把判決結(jié)果輸出到工業(yè)計算機(jī)；
第六步，工業(yè)計算機(jī)對第一 DSP模塊或第二 DSP模塊輸出的判決進(jìn)行事件報警顯示、信
息記錄等。由于本系統(tǒng)數(shù)據(jù)量大，數(shù)據(jù)采樣率高，為了達(dá)到實時信號采集和處理的目的，在上述第四步和第五步采用乒乓機(jī)制進(jìn)行數(shù)據(jù)緩存、預(yù)處理和數(shù)據(jù)后處理、模式識別的方式，其原理為假定系統(tǒng)采集M條長度為N的曲線數(shù)據(jù)，組成一個MXN的二維數(shù)組，即MXN的矩陣；例如，當(dāng)系統(tǒng)探測長度為50km時，取MXN=512X50000 ;然后對采集到的MXN二維數(shù)組進(jìn)行矩陣轉(zhuǎn)置，得到MXN的數(shù)組；對轉(zhuǎn)換好的這個二維數(shù)組的每一行進(jìn)行預(yù)處理(比如短時能量計算、過零率計算、短時傅里葉變換等)；這樣就可以對系統(tǒng)探測距離范圍內(nèi)的每一個位置進(jìn)行分析、模式識別和事件判決。由于系統(tǒng)需要實時采集數(shù)據(jù)和處理，因此采用乒乓數(shù)據(jù)采集和處理方式；但矩陣轉(zhuǎn)置和預(yù)處理通常比較耗時，對于計算機(jī)這種多任務(wù)系統(tǒng)來說，處理能力十分有限；另一方面，矩陣轉(zhuǎn)置和短時傅里葉變換等適合流水線處理方式，而FPGA具有高效的并行處理能力和高效流水線技術(shù)，因此這部分?jǐn)?shù)據(jù)處理采用FPGA來處理比較合適。而模式識別等需要做判別和控制的處理方式則比較適合DSP架構(gòu)，因此采用DSP實現(xiàn)；以下所提到的預(yù)處理，包括涉及短時能量計算、過零率計算、短時傅里葉變換等，具體實現(xiàn)過程如下
第41步，(I)當(dāng)FPGA接收到同步脈沖信號時，數(shù)據(jù)采集控制單元開始采集一組數(shù)據(jù)(數(shù)據(jù)長度為N，例如N=50，000)，并通過第一存儲器控制單元把數(shù)據(jù)存入第一 DDR存儲器；
(2)對同步脈沖信號產(chǎn)生的次數(shù)K進(jìn)行計數(shù)；
(3)當(dāng)同步脈沖信號產(chǎn)生次數(shù)K達(dá)到系統(tǒng)設(shè)定的閾值M(如M=512)時，此時，第一DDR存儲器已經(jīng)存儲了一個二維數(shù)組，包含MXN個數(shù)據(jù)；這時，對同步脈沖信號產(chǎn)生次數(shù)K清零，轉(zhuǎn)入第42步；
第42步，并行執(zhí)行以下功能
(1)當(dāng)FPGA接收到同步脈沖信號時，數(shù)據(jù)采集控制單元開始采集一組數(shù)據(jù)(數(shù)據(jù)長度為N，例如N=50，000)，并通過第二存儲器控制單元把數(shù)據(jù)存入第二 DDR存儲器；
(2)第一存儲器控制單元從第一DDR存儲器中存儲的二維數(shù)組按列的順序取數(shù)據(jù)，每列數(shù)據(jù)長度為M，共N列；把這些按列取出的數(shù)據(jù)按順序送入第一預(yù)處理單元；
(3)第一預(yù)處理單元開始對每列數(shù)據(jù)進(jìn)行預(yù)處理，其結(jié)果進(jìn)入第一FIFO存儲器； (4)第一數(shù)據(jù)輸出控制器讀取第一FIFO存儲器的數(shù)據(jù)，輸出到第一 DSP模塊；即第一DSP模塊獲取了第一預(yù)處理單元處理的結(jié)果；
(5)第一DSP模塊對每一列數(shù)據(jù)預(yù)處理結(jié)果進(jìn)行判斷，對不超過閾值門限的數(shù)據(jù)直接丟棄；對超過閾值門限的數(shù)據(jù)，進(jìn)行后處理、模式識別和事件判決；
(6)第一DSP模塊把事件判決的結(jié)果輸出到工業(yè)計算機(jī)；
(7)對同步脈沖信號產(chǎn)生的次數(shù)K進(jìn)行計數(shù)；
(8)當(dāng)同步脈沖信號產(chǎn)生的次數(shù)K達(dá)到系統(tǒng)設(shè)定的閾值M(如M=512)時，此時，第二 DDR存儲器已經(jīng)存儲了一個二維數(shù)組，包含MXN個數(shù)據(jù)；由于FPGA具有高效的并行處理能力和高效流水線技術(shù)，此時第一 DDR存儲器中存儲的二維數(shù)組已經(jīng)全部被讀取并完成預(yù)處理、其結(jié)果已輸出到后端的DSP模塊進(jìn)行后續(xù)處理；此時，對同步脈沖信號產(chǎn)生的次數(shù)清零；轉(zhuǎn)入第43步；
第43步，并行執(zhí)行以下功能
(I)當(dāng)FPGA接收到同步脈沖信號時，數(shù)據(jù)采集控制單元開始采集一組數(shù)據(jù)(數(shù)據(jù)長度為N，例如N=50，000)，并通過第一存儲器控制單元把數(shù)據(jù)存入第一 DDR存儲器；
(2)第二存儲器控制單元從第二DDR存儲器中存儲的二維數(shù)組按列的順序取數(shù)據(jù)，每列數(shù)據(jù)長度為M，共N列；把這些按列取出的數(shù)據(jù)按順序送入第二預(yù)處理單元；
(3)第二預(yù)處理單元開始對每列數(shù)據(jù)進(jìn)行預(yù)處理，其結(jié)果進(jìn)入第二FIFO存儲器；
(4)第二數(shù)據(jù)輸出控制器讀取第二FIFO存儲器的數(shù)據(jù)，輸出到第二 DSP模塊；即第二DSP模塊獲取了第二預(yù)處理單元處理的結(jié)果；
(5)第二DSP模塊對每一列數(shù)據(jù)預(yù)處理結(jié)果進(jìn)行判斷，對不超過閾值門限的數(shù)據(jù)直接丟棄；對超過閾值門限的數(shù)據(jù)，進(jìn)行后處理、模式識別和事件判決；
(6)第二DSP模塊把事件判決的結(jié)果輸出到工業(yè)計算機(jī)；
(7)對同步脈沖信號產(chǎn)生的次數(shù)K進(jìn)行計數(shù)；
(8)當(dāng)同步脈沖信號產(chǎn)生的次數(shù)K達(dá)到系統(tǒng)設(shè)定的閾值M(如M=512)時，此時，第一 DDR存儲器已經(jīng)存儲了一個二維數(shù)組，包含MXN個數(shù)據(jù)；由于FPGA具有高效的并行處理能力和高效流水線技術(shù)，此時第二 DDR存儲器中存儲的二維數(shù)組已經(jīng)全部被讀取并完成預(yù)處理、其結(jié)果已輸出到后端的DSP模塊進(jìn)行后續(xù)處理；此時，對同步脈沖信號產(chǎn)生的次數(shù)清零；轉(zhuǎn)入第42步；
第44步，重復(fù)上述第42步和第43步，直到系統(tǒng)停止數(shù)據(jù)采集。本發(fā)明的有益效果在于利用FPGA具有高效的并行處理能力和高效流水線技術(shù)特點(diǎn)，采用乒乓機(jī)制對光纖振動測量系統(tǒng)進(jìn)行數(shù)據(jù)采集和預(yù)處理，并利用DSP在信號處理、模式識別等方面高效的處理能力，有效地解決了系統(tǒng)實時性問題。


圖1為本發(fā)明結(jié)構(gòu)示意圖。
具體實施例方式實施例一如附圖1所示，一種用于光纖振動測量系統(tǒng)的新型實時數(shù)據(jù)采集與信號處理設(shè)備，包括同步脈沖發(fā)生器1、光電模塊2、模數(shù)轉(zhuǎn)換器3、FPGA4、第一 DDR存儲器5、第二 DDR存儲器、第一 DSP模塊7、第二 DSP模塊8和工業(yè)計算機(jī)9，其特征在于所述同步脈沖發(fā)生器I分別連接所述光電模塊2和FPGA4，所述光電模塊2連接模數(shù)轉(zhuǎn)換器3，所述模數(shù)轉(zhuǎn)換器3連接FPGA4，所述FPGA4分別連接所述第一 DDR存儲器5、第二 DDR存儲器6、第一 DSP模塊7和第二 DSP模塊8，所述第一 DSP模塊7和第二 DSP模塊8共同連接工業(yè)計算機(jī)9。進(jìn)一步地，F(xiàn)PGA4內(nèi)部設(shè)計為由數(shù)據(jù)采集控制單元41、第一存儲器控制單元42、第二存儲器控制單元43、第一預(yù)處理單元44、第二預(yù)處理單元45、第一 FIFO存儲器46、第二FIFO存儲器47、第一數(shù)據(jù)輸出控制器48、第二數(shù)據(jù)輸出控制器49組成；所述數(shù)據(jù)采集控制單元41分別連接同步脈沖發(fā)生器1、模數(shù)轉(zhuǎn)換器3、第一存儲器控制單元42和第二存儲器控制單元43，所述第一存儲器控制單元42連接第一 DDR存儲器5和第一預(yù)處理單元44，所述第一預(yù)處理單元44連接第一 FIFO存儲器46，第一 FIFO存儲器46連接第一數(shù)據(jù)輸出控制器48，第一數(shù)據(jù)輸出控制器48連接第一 DSP模塊7，所述第二存儲器控制單元43連接第
二DDR存儲器6和第二預(yù)處理單元45，所述第二預(yù)處理單元45連接第二 FIFO存儲器47，第二 FIFO存儲器47連接第二數(shù)據(jù)輸出控制器49，第二數(shù)據(jù)輸出控制器49連接第二 DSP模塊8。一種用于光纖振動測量系統(tǒng)的新型實時數(shù)據(jù)采集與信號預(yù)處理設(shè)備的實現(xiàn)方法，其具體實施步驟如下
第一步，同步脈沖發(fā)生器I產(chǎn)生具有一定脈沖寬度和重復(fù)頻率的同步信號；
第二步，當(dāng)同步信號產(chǎn)生時，光電模塊2發(fā)射脈沖激光，同時接收到有效的激光干涉信號并通過模數(shù)轉(zhuǎn)換器3轉(zhuǎn)換成有效的電壓信號；
第三步，模數(shù)轉(zhuǎn)換器3把電壓信號轉(zhuǎn)換成數(shù)字信號；
第四步，F(xiàn)PGA 4采集模數(shù)轉(zhuǎn)換器3輸出的數(shù)字信號，并完成緩存、數(shù)據(jù)重排列、數(shù)據(jù)預(yù)處理、輸出預(yù)處理后的數(shù)據(jù)到后級的第一 DSP模塊7或第二 DSP模塊8 ；
第五步，第一 DSP模塊7或第二 DSP模塊8對FPGA 4輸出的數(shù)據(jù)進(jìn)行數(shù)據(jù)后處理、模式識別和事件判別，并把判決結(jié)果輸出到工業(yè)計算機(jī)9 ；
第六步，工業(yè)計算機(jī)9對第一 DSP模塊7或第二 DSP模塊8輸出的判決進(jìn)行事件報警顯示、信息記錄等管理功能。上述第四步和第五步采用乒乓機(jī)制進(jìn)行數(shù)據(jù)緩存和預(yù)處理，其原理如下
假定系統(tǒng)采集M條長度為N的曲線數(shù)據(jù)，組成一個MXN的二維數(shù)組，即MXN的矩陣；
例如，系統(tǒng)探測長度為50km時，取MXN=512X50000 ;然后對采集到MXN 二維數(shù)組進(jìn)行矩陣轉(zhuǎn)置，得到NXM的數(shù)組；最后對轉(zhuǎn)換好的這個二維數(shù)組的每一行進(jìn)行預(yù)處理；這樣就可以對系統(tǒng)探測距離范圍內(nèi)的每一個位置進(jìn)行分析、模式識別和事件判決。具體實現(xiàn)過程如下
第41步，(I)當(dāng)FPGA 4接收到同步脈沖信號時，數(shù)據(jù)采集控制單元41開始采集一組數(shù)據(jù)(數(shù)據(jù)長度為N，例如N=50，000),并通過第一存儲器控制單元42把數(shù)據(jù)存入第一 DDR存儲器5 ；
(2)對同步脈沖信號產(chǎn)生的次數(shù)K進(jìn)行計數(shù)；
(3)當(dāng)同步脈沖信號產(chǎn)生次數(shù)K達(dá)到系統(tǒng)設(shè)定的閾值M(如M=512)時，此時，第一DDR存儲器5已經(jīng)存儲了一個二維數(shù)組，包含MXN個數(shù)據(jù)；這時，對同步脈沖信號產(chǎn)生次數(shù)K清零，轉(zhuǎn)入第42步；
第42步，并行執(zhí)行以下功能
(1)當(dāng)FPGA4接收到同步脈沖信號時，數(shù)據(jù)采集控制單元41開始采集一組數(shù)據(jù)(數(shù)據(jù)長度為N，例如N=50，000),并通過第二存儲器控制單元43把數(shù)據(jù)存入第二 DDR存儲器6 ；
(2)第一存儲器控制單元42從第一DDR存儲器5中存儲的二維數(shù)組按列的順序取數(shù)據(jù)，每列數(shù)據(jù)長度為M，共N列；把這些按列取出的數(shù)據(jù)按順序送入第一預(yù)處理單元44 ；
(3)第一預(yù)處理單元44開始對每列數(shù)據(jù)進(jìn)行預(yù)處理，其結(jié)果進(jìn)入第一FIFO存儲器46 ；
(4)第一數(shù)據(jù)輸出控制器48讀取第一FIFO存儲器46的數(shù)據(jù)，輸出到第一 DSP模塊7 ;即第一 DSP模塊7獲取了第一預(yù)處理單元處理44的結(jié)果；
(5)第一DSP模塊7對每一列數(shù)據(jù)預(yù)處理結(jié)果進(jìn)行判斷，對不超過閾值門限的數(shù)據(jù)直接丟棄；對超過閾值門限的數(shù)據(jù)，進(jìn)行后處理、模式識別和事件判決；
(6)第一DSP模塊7把事件判決的結(jié)果輸出到工業(yè)計算機(jī)9 ；
(7)對同步脈沖信號產(chǎn)生的次數(shù)K進(jìn)行計數(shù)；
(8)當(dāng)同步脈沖信號產(chǎn)生的次數(shù)K達(dá)到系統(tǒng)設(shè)定的閾值M(如M=512)時，此時，第二 DDR存儲器6已經(jīng)存儲了一個二維數(shù)組，包含MXN個數(shù)據(jù)；由于FPGA 4具有高效的并行處理能力和高效流水線技術(shù)，此時第一 DDR存儲器5中存儲的二維數(shù)組已經(jīng)全部被讀取并完成預(yù)處理、其結(jié)果已輸出到后端的第一 DSP模塊7進(jìn)行后續(xù)處理；此時，對同步脈沖信號產(chǎn)生的次數(shù)清零;轉(zhuǎn)入第43步；
第43步，并行執(zhí)行以下功能
(I)當(dāng)FPGA 4接收到同步脈沖信號時，數(shù)據(jù)采集控制單元41開始采集一組數(shù)據(jù)(數(shù)據(jù)長度為N，例如N=50，000)，并通過第一存儲器控制單元42把數(shù)據(jù)存入第一 DDR存儲器5 ；
(2)第二存儲器控制單元43從第二DDR存儲器6中存儲的二維數(shù)組按列的順序取數(shù)據(jù)，每列數(shù)據(jù)長度為M，共N列；把這些按列取出的數(shù)據(jù)按順序送入第二預(yù)處理單元45 ；
(3)第二預(yù)處理單元45開始對每列數(shù)據(jù)進(jìn)行預(yù)處理，其結(jié)果進(jìn)入第二FIFO存儲器47 ；
(4)第二數(shù)據(jù)輸出控制器49讀取第二FIFO存儲器47的數(shù)據(jù)，輸出到第二 DSP模塊8 ;即第二 DSP模塊8獲取了第二預(yù)處理單元45處理的結(jié)果；
(5)第二DSP模塊8對每一列數(shù)據(jù)預(yù)處理結(jié)果進(jìn)行判斷，對不超過閾值門限的數(shù)據(jù)直接丟棄；對超過閾值門限的數(shù)據(jù)，進(jìn)行后處理、模式識別和事件判決；
(6)第二DSP模塊8把事件判決的結(jié)果輸出到工業(yè)計算機(jī)9 ；
(7)對同步脈沖信號產(chǎn)生的次數(shù)K進(jìn)行計數(shù)；
(8)當(dāng)同步脈沖信號產(chǎn)生的次數(shù)K達(dá)到系統(tǒng)設(shè)定的閾值M(如M=512)時，此時，第一 DDR存儲器5已經(jīng)存儲了一個二維數(shù)組，包含MXN個數(shù)據(jù)；由于FPGA 4具有高效的并行處理能力和高效流水線技術(shù)，此時第二 DDR存儲器6中存儲的二維數(shù)組已經(jīng)全部被讀取并完成預(yù)處理、其結(jié)果已輸出到后端的第二 DSP模塊8進(jìn)行后續(xù)處理；此時，對同步脈沖信號產(chǎn)生的次數(shù)清零;轉(zhuǎn)入第42步；
第44步，重復(fù)上述第42步和第43步，直到系統(tǒng)停止數(shù)據(jù)采集。以上顯示和描述的是本發(fā)明的基本原理和主要特征，本行業(yè)的技術(shù)人員應(yīng)該了解本發(fā)明不受上述使用方法的限制，在不脫離本發(fā)明精神和范圍的前提下本發(fā)明還會有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)本發(fā)明保護(hù)范圍內(nèi)，本發(fā)明要求保護(hù)范圍由所附的權(quán)利要求書及其等效物界定。
權(quán)利要求
1.一種用于光纖振動測量系統(tǒng)的新型實時數(shù)據(jù)采集與信號處理設(shè)備，包括同步脈沖發(fā)生器、光電模塊、模數(shù)轉(zhuǎn)換器、FPGA、第一 DDR存儲器、第二 DDR存儲器、第一 DSP模塊、第二DSP模塊和工業(yè)計算機(jī)，其特征在于所述同步脈沖發(fā)生器分別連接所述光電模塊和FPGA，所述光電模塊連接模數(shù)轉(zhuǎn)換器，所述模數(shù)轉(zhuǎn)換器連接FPGA，所述FPGA分別連接所述第一DDR存儲器、第二 DDR存儲器、第一 DSP模塊和第二 DSP模塊，所述第一 DSP模塊和第二 DSP模塊共同連接工業(yè)計算機(jī)。
2.根據(jù)權(quán)利要求1所述的一種用于光纖振動測量系統(tǒng)的新型實時數(shù)據(jù)采集與信號處理設(shè)備，其特征在于所述FPGA內(nèi)部設(shè)計為由數(shù)據(jù)采集控制單元、第一存儲器控制單元、第二存儲器控制單元、第一預(yù)處理單元、第二預(yù)處理單元、第一 FIFO存儲器、第二 FIFO存儲器、第一數(shù)據(jù)輸出控制器、第二數(shù)據(jù)輸出控制器組成；所述數(shù)據(jù)采集控制單元分別連接同步脈沖發(fā)生器、模數(shù)轉(zhuǎn)換器、第一存儲器控制單元和第二存儲器控制單元，所述第一存儲器控制單元連接第一 DDR存儲器和第一預(yù)處理單元，所述第一預(yù)處理單元連接第一 FIFO存儲器,第一 FIFO存儲器連接第一數(shù)據(jù)輸出控制器,第一數(shù)據(jù)輸出控制器連接第一 DSP模塊,所述第二存儲器控制單元連接第二 DDR存儲器和第二預(yù)處理單元，所述第二預(yù)處理單元連接第二 FIFO存儲器，第二 FIFO存儲器連接第二數(shù)據(jù)輸出控制器，第二數(shù)據(jù)輸出控制器連接第二 DSP模塊。
3.一種用于光纖振動測量系統(tǒng)的新型實時數(shù)據(jù)采集與信號處理設(shè)備的實現(xiàn)方法，包括如下步驟 第一步，同步脈沖發(fā)生器產(chǎn)生具有一定脈沖寬度和重復(fù)頻率的同步信號； 第二步，當(dāng)同步信號產(chǎn)生時，光電模塊發(fā)射脈沖激光，同時接收到有效的激光干涉信號并將其轉(zhuǎn)換成有效的電壓信號； 第三步，模數(shù)轉(zhuǎn)換器把電壓信號轉(zhuǎn)換成數(shù)字信號； 第四步，F(xiàn)PGA采集模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號，并完成緩存、數(shù)據(jù)重排列、數(shù)據(jù)預(yù)處理、輸出預(yù)處理后的數(shù)據(jù)到后級的第一 DSP模塊或第二 DSP模塊； 第五步，第一 DSP模塊或第二 DSP模塊對FPGA輸出的數(shù)據(jù)進(jìn)行數(shù)據(jù)后處理、模式識別和事件判別，并把判決結(jié)果輸出到工業(yè)計算機(jī)； 第六步，工業(yè)計算機(jī)對第一 DSP模塊或第二 DSP模塊輸出的判決進(jìn)行事件報警顯示、信息記錄等。
4.根據(jù)權(quán)利要求3所述的一種用于光纖振動測量系統(tǒng)的新型實時數(shù)據(jù)采集與信號處理設(shè)備的實現(xiàn)方法，其特征在于所述第四步和第五步采用乒乓機(jī)制進(jìn)行數(shù)據(jù)緩存、預(yù)處理和數(shù)據(jù)后處理、模式識別。
5.根據(jù)權(quán)利要求4所述的一種用于光纖振動測量系統(tǒng)的新型實時數(shù)據(jù)采集與信號處理設(shè)備的實現(xiàn)方法，其特征在于實現(xiàn)所述第四步和第五步采用的乒乓機(jī)制進(jìn)行數(shù)據(jù)緩存、預(yù)處理和數(shù)據(jù)后處理、模式識別的實現(xiàn)包括如下步驟 第41步 (1)當(dāng)FPGA接收到同步脈沖信號時，數(shù)據(jù)采集控制單元開始采集一組數(shù)據(jù)，并通過第一存儲器控制單元把數(shù)據(jù)存入第一 DDR存儲器； (2)對同步脈沖信號產(chǎn)生的次數(shù)進(jìn)行計數(shù)； (3)當(dāng)同步脈沖信號產(chǎn)生次數(shù)達(dá)到系統(tǒng)設(shè)定的閾值時，此時，第一DDR存儲器已經(jīng)存儲了一個二維數(shù)組，這時，對同步脈沖信號產(chǎn)生的次數(shù)清零，轉(zhuǎn)入第42步； 第42步，并行執(zhí)行以下功能 (1)當(dāng)FPGA接收到同步脈沖信號時，數(shù)據(jù)采集控制單元開始采集一組數(shù)據(jù)，并通過第二存儲器控制單元把數(shù)據(jù)存入第二 DDR存儲器； (2)第一存儲器控制單元從第一DDR存儲器中存儲的二維數(shù)組按列的順序取數(shù)據(jù)，把這些按列取出的數(shù)據(jù)按順序送入第一預(yù)處理單元； (3)第一預(yù)處理單元開始對每列數(shù)據(jù)進(jìn)行預(yù)處理，其結(jié)果進(jìn)入第一FIFO存儲器； (4)第一數(shù)據(jù)輸出控制器讀取第一FIFO存儲器的數(shù)據(jù)，輸出到第一 DSP模塊，即第一DSP模塊獲取了第一預(yù)處理單元處理的結(jié)果； (5)第一DSP模塊對每一列數(shù)據(jù)預(yù)處理結(jié)果進(jìn)行判斷，對不超過閾值門限的數(shù)據(jù)直接丟棄，對超過閾值門限的數(shù)據(jù)，進(jìn)行后處理、模式識別和事件判決； (6)第一DSP模塊把事件判決的結(jié)果輸出到工業(yè)計算機(jī)； (7)對同步脈沖信號產(chǎn)生的次數(shù)進(jìn)行計數(shù)； (8)當(dāng)同步脈沖信號產(chǎn)生的次數(shù)達(dá)到系統(tǒng)設(shè)定的閾值時，此時，第二DDR存儲器已經(jīng)存儲了一個二維數(shù)組，由于FPGA具有高效的并行處理能力和高效流水線技術(shù)，此時第一 DDR存儲器中存儲的二維數(shù)組已經(jīng)全部被讀取并完成預(yù)處理、其結(jié)果已輸出到后端的DSP模塊進(jìn)行后續(xù)處理；此時，對同步脈沖信號產(chǎn)生的次數(shù)清零；轉(zhuǎn)入第43步； 第43步，并行執(zhí)行以下功能 (I)當(dāng)FPGA接收到同步脈沖信號時，數(shù)據(jù)采集控制單元開始采集一組數(shù)據(jù)，并通過第一存儲器控制單元把數(shù)據(jù)存入第一 DDR存儲器； (2)第二存儲器控制單元從第二DDR存儲器中存儲的二維數(shù)組按列的順序取數(shù)據(jù)，把這些按列取出的數(shù)據(jù)按順序送入第二預(yù)處理單元； (3)第二預(yù)處理單元開始對每列數(shù)據(jù)進(jìn)行預(yù)處理，其結(jié)果進(jìn)入第二FIFO存儲器； (4)第二數(shù)據(jù)輸出控制器讀取第二FIFO存儲器的數(shù)據(jù)，輸出到第二 DSP模塊，即第二DSP模塊獲取了第二預(yù)處理單元處理的結(jié)果； (5)第二DSP模塊對每一列數(shù)據(jù)預(yù)處理結(jié)果進(jìn)行判斷，對不超過閾值門限的數(shù)據(jù)直接丟棄；對超過閾值門限的數(shù)據(jù)，進(jìn)行后處理、模式識別和事件判決； (6)第二DSP模塊把事件判決的結(jié)果輸出到工業(yè)計算機(jī)； (7)對同步脈沖信號產(chǎn)生的次數(shù)進(jìn)行計數(shù)； (8)當(dāng)同步脈沖信號產(chǎn)生的次數(shù)達(dá)到系統(tǒng)設(shè)定的閾值時，此時，第一DDR存儲器已經(jīng)存儲了一個二維數(shù)組， 由于FPGA具有高效的并行處理能力和高效流水線技術(shù)，此時第二 DDR存儲器中存儲的二維數(shù)組已經(jīng)全部被讀取并完成預(yù)處理、其結(jié)果已輸出到后端的DSP模塊進(jìn)行后續(xù)處理；此時，對同步脈沖信號產(chǎn)生的次數(shù)清零；轉(zhuǎn)入第42步； 第44步，重復(fù)上述第42步和第43步，直到系統(tǒng)停止數(shù)據(jù)采集。
全文摘要
本發(fā)明公開了一種用于光纖振動測量系統(tǒng)的新型實時數(shù)據(jù)采集與信號處理設(shè)備及其實現(xiàn)方法，包括同步脈沖發(fā)生器、光電模塊、模數(shù)轉(zhuǎn)換器、FPGA、第一DDR存儲器、第二DDR存儲器、第一DSP模塊、第二DSP模塊和工業(yè)計算機(jī)，其特征在于所述同步脈沖發(fā)生器分別連接所述光電模塊和FPGA，所述光電模塊連接模數(shù)轉(zhuǎn)換器，所述模數(shù)轉(zhuǎn)換器連接FPGA，所述FPGA分別連接所述第一DDR存儲器、第二DDR存儲器、第一DSP模塊和第二DSP模塊，所述第一DSP模塊和第二DSP模塊共同連接工業(yè)計算機(jī)。本發(fā)明的優(yōu)點(diǎn)在于利用FPGA具有高效的并行處理能力和高效流水線技術(shù)特點(diǎn)，采用乒乓機(jī)制對光纖振動測量系統(tǒng)進(jìn)行數(shù)據(jù)采集和預(yù)處理，并利用DSP高效專用的信號處理能力，有效地解決了系統(tǒng)的實時性問題。
文檔編號G01H9/00GK103063290SQ20121053940
公開日2013年4月24日 申請日期2012年12月14日 優(yōu)先權(quán)日2012年12月14日
發(fā)明者黃正 申請人:上海華魏光纖傳感技術(shù)有限公司