專(zhuān)利名稱(chēng)：陣列式單芯片集成數(shù)字微加速度計(jì)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微加速度計(jì)，具體為一種陣列式單芯片集成數(shù)字微加速度計(jì)。
背景技術(shù)：
目前，隨著加速度傳感器應(yīng)用范圍的不斷擴(kuò)大，對(duì)加速度傳感器的要求也越來(lái)越高，即微型化、集成化、低成本、高性能。MEMS技術(shù)的傳感器體積小、重量輕，但是用于處理加速度傳感器的輸出信號(hào)的板級(jí)電路的大尺寸和低可靠性無(wú)法滿(mǎn)足MEMS器件小型化的發(fā)展趨勢(shì)。如果能夠?qū)鞲衅鞯奶幚黼娐?板級(jí)電路)微型化，就可以大大減小傳感器的體積、重量，也有利于提高傳感器的可靠性，從而將具有微型化、低成本、高可靠性等優(yōu)勢(shì)的微傳感器系統(tǒng)代替現(xiàn)有的傳感器系統(tǒng)，擴(kuò)大傳感器的應(yīng)用范圍。
CMOS技術(shù)已成為集成電路主要制造工藝，制造成本下降的同時(shí)，成品率和產(chǎn)量也得到很大提高。CMOS是Complementary Metal Oxide Semiconductor (互補(bǔ)金屬氧化物半導(dǎo)體)的縮寫(xiě)，它是指制造大規(guī)模集成電路芯片用的一種技術(shù)或用這種技術(shù)制造出來(lái)的芯片?，F(xiàn)有的復(fù)合量程加速度計(jì)的處理電路通常采用板級(jí)電路方式，存在的缺點(diǎn)如下
I、體積大；2、壓阻式加速度計(jì)單元中的固支梁根部在高沖擊(即高過(guò)載)情況下容易出現(xiàn)斷裂的情況；3、為了突出加速度計(jì)覆蓋高低量程的特點(diǎn)，考慮到加速度計(jì)的加工工藝限制，高量程和低量程加速度計(jì)單元的一些結(jié)構(gòu)尺寸必須是一致的，固支梁和質(zhì)量塊的厚度是相同的，加速度計(jì)單元的外形尺寸也要保持一致，鑒于這些約束因素，往往使得高、低量程的加速度計(jì)單元的性能很難達(dá)到最優(yōu)化配置，成為高、低量程加速度計(jì)單元單片集成的一個(gè)難點(diǎn)。因此，有必要發(fā)明一種新型的單片集成的陣列式數(shù)字微加速度計(jì)。

發(fā)明內(nèi)容
本發(fā)明要解決現(xiàn)有的加速度傳感器體積大的技術(shù)問(wèn)題，另外，本發(fā)明還優(yōu)化設(shè)計(jì)了現(xiàn)有的覆蓋高低量程的加速度計(jì)及解決抗高過(guò)載的問(wèn)題，提供了一種新型的陣列式單芯片集成數(shù)字微加速度計(jì)。本發(fā)明是采用如下技術(shù)方案實(shí)現(xiàn)的
一種陣列式單芯片集成數(shù)字微加速度計(jì)，包括單晶硅材料的結(jié)構(gòu)層；所述結(jié)構(gòu)層分為左右兩部分，結(jié)構(gòu)層右面的上下兩部分分別集成有不同量程的第一壓阻式加速度計(jì)單元和第二壓阻式加速度計(jì)單元；結(jié)構(gòu)層左面集成有對(duì)第一、二壓阻式加速度計(jì)單元的輸出信號(hào)進(jìn)行放大濾波處理的CMOS電路；所述第一壓阻式加速度計(jì)單元包括置于結(jié)構(gòu)層內(nèi)的第一質(zhì)量塊，所述第一質(zhì)量塊通過(guò)四個(gè)第一固支梁與結(jié)構(gòu)層一體構(gòu)成；所述四個(gè)第一固支梁上分別設(shè)有阻值相等、連接成惠斯通電橋的壓敏電阻；所述第二壓阻式加速度計(jì)單元包括置于結(jié)構(gòu)層內(nèi)的第二質(zhì)量塊，所述第二質(zhì)量塊通過(guò)四個(gè)第二固支梁與結(jié)構(gòu)層一體構(gòu)成；所述四個(gè)第二固支梁上分別設(shè)有阻值相等、連接成惠斯通電橋的壓敏電阻；所述惠斯通電橋分別接入所述CMOS電路。工作時(shí)，在加速度計(jì)單元的每一固支梁上通過(guò)離子注入的方法制作阻值相等的壓敏電阻，然后連接成惠斯通電橋。根據(jù)壓阻效應(yīng)，當(dāng)加速度計(jì)單元在工作方向感受加速度作用時(shí)，質(zhì)量塊上下移動(dòng)，每個(gè)加速度計(jì)單元的四根固支梁受到應(yīng)力的作用，固支梁上的壓敏電阻阻值發(fā)生變化，惠斯通電橋的輸出電壓也將隨之會(huì)產(chǎn)生變化，其輸出電壓與外加的加速度成正比。通過(guò)具有放大濾波處理功能的CMOS電路處理惠斯通電橋的輸出電壓，然后經(jīng)過(guò)計(jì)算處理即可得到被測(cè)的加速度大小。本發(fā)明將加速度計(jì)陣列單元與信號(hào)處理電路(具有放大濾波處理功能的CMOS電路)集成到一塊芯片上，實(shí)現(xiàn)了微型化、集成化，大大減小了加速度傳感器的體積、重量，減少測(cè)試系統(tǒng)中的元器件數(shù)量和重量，為新一代飛行器和武器裝備等研制提供了重要的測(cè)試手段和先期開(kāi)發(fā)。本發(fā)明設(shè)計(jì)合理、結(jié)構(gòu)簡(jiǎn)單，有效解決了現(xiàn)有的微傳感器體積大的技術(shù)問(wèn)題。


圖I是結(jié)構(gòu)層的結(jié)構(gòu)示意圖。圖2是圖I的仰視圖。圖3是玻璃層的結(jié)構(gòu)示意圖。圖4是本發(fā)明一實(shí)施例的結(jié)構(gòu)示意圖。圖5是惠斯通電橋電路的結(jié)構(gòu)示意圖。圖中，I-蓋板，2-結(jié)構(gòu)層，3-玻璃層，20-壓敏電阻，21-第一壓阻式加速度計(jì)單元，211-第一固支梁，212-第一質(zhì)量塊，22-第二壓阻式加速度計(jì)單元，221-第二固支梁，222-第二質(zhì)量塊，23-槽，31-金屬電極，32-金屬引線(xiàn)，33-壓焊點(diǎn)。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例進(jìn)行詳細(xì)說(shuō)明。如圖1、2所示，一種陣列式單芯片集成數(shù)字微加速度計(jì)，包括單晶硅材料的結(jié)構(gòu)層2 ;所述結(jié)構(gòu)層2分為左右兩部分，結(jié)構(gòu)層2右面的上下兩部分分別集成有不同量程的第一壓阻式加速度計(jì)單元21和第二壓阻式加速度計(jì)單元22 ;結(jié)構(gòu)層2左面集成有對(duì)第一、二壓阻式加速度計(jì)單元21、22的輸出信號(hào)進(jìn)行放大濾波處理的CMOS電路；所述第一壓阻式加速度計(jì)單元21包括置于結(jié)構(gòu)層2內(nèi)的第一質(zhì)量塊212，所述第一質(zhì)量塊212通過(guò)四個(gè)第一固支梁211與結(jié)構(gòu)層2 —體構(gòu)成；所述四個(gè)第一固支梁211上分別設(shè)有阻值相等、連接成惠斯通電橋的壓敏電阻20 ;所述第二壓阻式加速度計(jì)單元22包括置于結(jié)構(gòu)層2內(nèi)的第二質(zhì)量塊222，所述第二質(zhì)量塊222通過(guò)四個(gè)第二固支梁221與結(jié)構(gòu)層2 —體構(gòu)成；所述四個(gè)第二固支梁221上分別設(shè)有阻值相等、連接成惠斯通電橋的壓敏電阻20 ;所述惠斯通電橋分別接入所述CMOS電路。還包括置于結(jié)構(gòu)層2上面、單晶硅材料的蓋板I和置于結(jié)構(gòu)層2下面的玻璃層3 ；所述蓋板I的內(nèi)側(cè)面上與第一質(zhì)量塊212和第二質(zhì)量塊222相對(duì)應(yīng)的地方設(shè)有凹面(具體加工時(shí)可腐蝕有凹面);所述第一質(zhì)量塊212和第二質(zhì)量塊222的厚度均小于結(jié)構(gòu)層2的厚度、且第一質(zhì)量塊212和第二質(zhì)量塊222對(duì)應(yīng)的玻璃層3上分別設(shè)有金屬電極31 ;所述玻璃層3上設(shè)有兩個(gè)壓焊點(diǎn)33，所述金屬電極31分別通過(guò)金屬引線(xiàn)32與相應(yīng)的壓焊點(diǎn)33連接；所述結(jié)構(gòu)層2的下面對(duì)應(yīng)于玻璃層上的金屬引線(xiàn)32和壓焊點(diǎn)33的地方設(shè)有相應(yīng)的槽23 (具體加工時(shí)，在結(jié)構(gòu)層2的下面對(duì)應(yīng)于金屬引線(xiàn)32的地方腐蝕有淺槽，對(duì)應(yīng)于壓焊點(diǎn)33的地方腐蝕有深槽)。如圖2、3、4所示。具體實(shí)施時(shí)，所述四個(gè)第一固支梁211橫向?qū)ΨQ(chēng)分布于第一質(zhì)量塊212的兩個(gè)相對(duì)側(cè)面(兩端四梁結(jié)構(gòu))；所述四個(gè)第二固支梁221分別分布于第二質(zhì)量塊222的四個(gè)側(cè)面(四端四梁結(jié)構(gòu))。所述第一壓阻式加速度計(jì)單元21的量程為10g，所述第一固支梁211的規(guī)格是梁長(zhǎng)700um、梁寬80um、梁厚20um，所述第一質(zhì)量塊212的規(guī)格是長(zhǎng)2000um、寬1200um、厚395um ;所述第二壓阻式加速度計(jì)單元22的量程為10000g，所述第二固支梁221的規(guī)格是梁長(zhǎng)800um、梁寬lOOOum、梁厚20um，所述第二質(zhì)量塊222的規(guī)格是長(zhǎng)lOOOum、寬lOOOurn、厚395um ;所述蓋板I的規(guī)格是長(zhǎng)lOOOOum、寬lOOOOum、高320um，蓋 板I內(nèi)側(cè)面上的凹面的規(guī)格是長(zhǎng)8000um、寬8000um、深50um。另外，第一質(zhì)量塊212還可以呈十字結(jié)構(gòu)，在上述第一質(zhì)量塊212的左右兩面增加的部分的規(guī)格是長(zhǎng)1240um、寬500um、厚395um，充分利用有限的空間結(jié)構(gòu)，增大第一質(zhì)量塊212的重量。所述每個(gè)第一固支梁211沿其長(zhǎng)度方向上設(shè)有兩個(gè)壓敏電阻20，有利于惠斯通電橋的準(zhǔn)確輸出。所述具有放大濾波處理功能的CMOS電路的第一級(jí)采用低噪聲低失調(diào)前端運(yùn)算放大器，第二級(jí)采用有源低通濾波電路，第三級(jí)采用低噪聲高增益運(yùn)算放大器。所述CMOS電路通過(guò)CMOS集成電路工藝集成在結(jié)構(gòu)層2上；所述第一壓阻式加速度計(jì)單元21和第二壓阻式加速度計(jì)單元22通過(guò)硅微機(jī)械加工技術(shù)集成在結(jié)構(gòu)層2上；所述壓敏電阻20通過(guò)離子注入方法制作在第一固支梁211和第二固支梁221上。所述蓋板I通過(guò)硅-硅直接鍵合工藝置于結(jié)構(gòu)層2上面，所述玻璃層3通過(guò)硅-玻璃靜電鍵合工藝置于結(jié)構(gòu)層2下面。具體使用時(shí)，由于第一質(zhì)量塊212和第二質(zhì)量塊222的厚度均小于結(jié)構(gòu)層2的厚度，所以，質(zhì)量塊的底面與玻璃層3之間有一定的空隙，即等于結(jié)構(gòu)層2與質(zhì)量塊的厚度差，所述金屬電極31則正好置于此間隙內(nèi)，但不與第一、二質(zhì)量塊212、222接觸；由于蓋板I的內(nèi)側(cè)面腐蝕有凹面，所以，質(zhì)量塊與蓋板I之間也有一定的空隙；蓋板I和玻璃層3的作用是防止加速度計(jì)單元的過(guò)載，當(dāng)加速度計(jì)單元在工作方向感受加速度作用時(shí)，質(zhì)量塊在蓋板I和玻璃層3形成的空間內(nèi)上下移動(dòng)，從而起到保護(hù)壓阻式加速度計(jì)單元的作用，使得在高過(guò)載狀態(tài)下由于蓋板I和玻璃層3的阻擋作用第一、二固支梁211、221的根部不會(huì)發(fā)生斷裂的情況。玻璃層3上的金屬電極31的作用是消除靜電。目前，陣列式加速度計(jì)單元單片集成設(shè)計(jì)時(shí)主要的難點(diǎn)是如何將高低量程的敏感結(jié)構(gòu)(質(zhì)量塊和固支梁)達(dá)到最優(yōu)化設(shè)計(jì)。考慮到加速度計(jì)單元的加工工藝限制，為了突出加速度傳感器覆蓋高低量程的特點(diǎn)，使高低量程加速度計(jì)單元實(shí)現(xiàn)單片集成、且兩者的性能達(dá)到優(yōu)化，那么，低量程加速度計(jì)單元需要較高的靈敏度，要求質(zhì)量塊結(jié)構(gòu)大一點(diǎn)、固支梁厚度小一點(diǎn)；而高量程加速度計(jì)單元為了獲得大的量程范圍和實(shí)現(xiàn)滿(mǎn)量程輸出，往往靈敏度較小，在高低量程加速度計(jì)單元的外形尺寸相同的情況下，高量程的加速度計(jì)單元的質(zhì)量塊結(jié)構(gòu)要小、且固支梁也可以厚一些。并且，加速度傳感器的靈敏度、固有頻率和阻尼等特性在結(jié)構(gòu)尺寸上存在著一定的相互制約關(guān)系，根據(jù)大量的試驗(yàn)結(jié)果分析表明，加速度計(jì)單元的尺寸結(jié)構(gòu)是加速度傳感器的主要影響因素。故此，為了充分利用第一加速度計(jì)單元(低量程)的空間結(jié)構(gòu)，將第一質(zhì)量塊的形狀設(shè)計(jì)成十字結(jié)構(gòu)，盡量增大第一質(zhì)量塊的重量，為了進(jìn)一步提高第一加速度計(jì)單元的靈敏度，將第一加速度計(jì)單元設(shè)計(jì)成兩端四梁結(jié)構(gòu)、且第一固支梁與第一質(zhì)量塊具有上述的尺寸優(yōu)化結(jié)構(gòu)(第一固支梁梁長(zhǎng)700um、梁寬80um、梁厚20um ;第一質(zhì)量塊長(zhǎng)2000um、寬1200um、厚395um，兩面增加的部分長(zhǎng)1240um、寬500um、厚395um)?？紤]到提高第二加速度計(jì)單元(高量程)的量程范圍，需要適當(dāng)降低靈敏度、提高抗過(guò)載能力、實(shí)現(xiàn)滿(mǎn)量程輸出，第二加速度計(jì)單元選擇四端四梁結(jié)構(gòu)、且第二固支梁與第二質(zhì)量塊具有上述的尺寸優(yōu)化結(jié)構(gòu)(第二固支梁梁長(zhǎng)800um、梁寬lOOOum、梁厚20um，第二質(zhì)量塊長(zhǎng)lOOOum、寬lOOOum、厚395um)，同時(shí)還可以降低其橫向靈敏度指標(biāo)。所以，第一加速度計(jì)單元和第二加速度計(jì)單元的結(jié)構(gòu)尺寸優(yōu)化設(shè)計(jì)，使得大量程的加速度計(jì)單元能夠滿(mǎn)量程輸出，高低量程的加速度計(jì)單元的性能實(shí)現(xiàn)優(yōu)化設(shè)計(jì)，更為重要的是，本發(fā)明的加速度計(jì)單元的最大過(guò)載量能夠達(dá)到20000g，且當(dāng)加速度計(jì)單元達(dá)到最大過(guò)載量20000g時(shí)，低量程的加速度計(jì)單元也不會(huì)被損壞，提高了加速度傳感器的可靠性。 所述CMOS電路的主要功能是對(duì)加速度計(jì)單元敏感結(jié)構(gòu)輸出信號(hào)進(jìn)行放大濾波處理；考慮到在采集微弱信號(hào)時(shí)引入的噪聲和失調(diào)，CMOS電路的第一級(jí)采用低噪聲低失調(diào)前端運(yùn)算放大器，可以有效抑制信號(hào)噪聲，降低信號(hào)的失調(diào)電壓，保證前端微弱信號(hào)的采集與放大；第二級(jí)采用有源低通濾波電路，進(jìn)一步濾除其它頻率的信號(hào)和噪聲；第三級(jí)采用低噪聲高增益運(yùn)算放大器，對(duì)微弱信號(hào)進(jìn)一步放大，以滿(mǎn)足后級(jí)信號(hào)處理的要求。CMOS電路由內(nèi)部基準(zhǔn)電源對(duì)各部分電路進(jìn)行電源分配。進(jìn)一步提高加速度傳感器的準(zhǔn)確度。試驗(yàn)結(jié)果分析如下
1、取樣片(陣列式單芯片集成數(shù)字微加速度計(jì))，測(cè)試第一加速度計(jì)單元(低量程)的靜態(tài)性能指標(biāo)如表I. I所示
1.1樣片靜態(tài)性能指標(biāo)
I靈敏度(inv/g) I線(xiàn)性度(F.S) I重復(fù)性(F.S) I遲滯性(F.S) |橫向靈敏度(F.S)
樣片65. 18_O. 282%_O. 259%_O. 268%_2. 57%_
設(shè)計(jì)指標(biāo) |60K O· 5%K O· 3% K O· 3% K 3%
2、第二加速度計(jì)單元(高量程)測(cè)試結(jié)果如表I.2所示
表I. 2各樣片的靈敏度、線(xiàn)性度及重復(fù)性
I樣片I j樣片2 j樣片3j樣片4 j設(shè)計(jì)指
靈敏度(μν/g) 177.3 193.3 173.4181.920X5.5
■線(xiàn)性度3. 00%^2. 96% 3. 01%2. 82%彡 ±3% 一
■重復(fù)性|θ·89% |θ. 91% |θ. 87%|θ. 90% O. 9%
由上述試驗(yàn)結(jié)果分析可知，高、低量程的樣片均基本達(dá)到了設(shè)計(jì)指標(biāo)要求，使得陣列式
加速度計(jì)單片集成的高低量程的敏感結(jié)構(gòu)達(dá)到優(yōu)化設(shè)計(jì)。半導(dǎo)體娃微機(jī)械加工技術(shù)工藝介紹
(I)光刻是一種圖形復(fù)印和化學(xué)腐蝕相結(jié)合的精密表面加工技術(shù)。在半導(dǎo)體器件生產(chǎn)過(guò)程中，光刻的目的就是按照器件設(shè)計(jì)的要求，在二氧化硅薄膜或金屬薄膜上面，刻蝕出與掩模版完全對(duì)應(yīng)的幾何圖形，以實(shí)現(xiàn)選擇性擴(kuò)散和金屬薄膜布線(xiàn)的目的。光刻是半導(dǎo)體器件制造エ藝中的關(guān)鍵エ藝之一。光刻質(zhì)量的好壞直接影響半導(dǎo)體器件的性能和成品率。(2)腐蝕用光刻方法制成的光刻膠微圖形結(jié)構(gòu)，只能給出器件的形貌，并不是真正的器件結(jié)構(gòu)。為獲得器件的結(jié)構(gòu)必須把光刻膠的圖形轉(zhuǎn)移到光刻膠下面的各層材料上面去。腐蝕是指用化學(xué)的、物理的或同時(shí)使用化學(xué)物理的方法有選擇性地把未被光刻膠掩蔽的部分(如ニ氧化硅、氮化硅、多晶硅或金屬鋁薄膜)去除，從而最終實(shí)現(xiàn)把掩模圖形轉(zhuǎn)移到薄膜上。理想的腐蝕要求垂直腐蝕(各向異性腐蝕)、有高的選擇比(只對(duì)薄膜腐蝕，對(duì)襯底不腐蝕或極小腐蝕)和腐蝕指標(biāo)可控性。腐蝕的方法大體上可分為濕法腐蝕和干法腐蝕兩大類(lèi)。a、濕法腐蝕濕法腐蝕圖形受晶向限制，深寬比較差，偵彳壁傾斜。濕法腐蝕分為各向同性腐蝕和各向異性腐蝕，不同類(lèi)型的濕法腐蝕比較見(jiàn)表I. 3。表I. 3不同類(lèi)型的濕法腐蝕
權(quán)利要求
1.一種陣列式單芯片集成數(shù)字微加速度計(jì)，其特征在于包括單晶硅材料的結(jié)構(gòu)層(2);所述結(jié)構(gòu)層(2)分為左右兩部分，結(jié)構(gòu)層(2)右面的上下兩部分分別集成有不同量程的第一壓阻式加速度計(jì)單元(21)和第二壓阻式加速度計(jì)單元(22);結(jié)構(gòu)層(2)左面集成有對(duì)第一、ニ壓阻式加速度計(jì)單元(21、22)的輸出信號(hào)進(jìn)行放大濾波處理的CMOS電路；所述第一壓阻式加速度計(jì)單元(21)包括置于結(jié)構(gòu)層(2)內(nèi)的第一質(zhì)量塊(212)，所述第一質(zhì)量塊(212)通過(guò)四個(gè)第一固支梁(211)與結(jié)構(gòu)層(2)—體構(gòu)成；所述四個(gè)第一固支梁(211)上分別設(shè)有阻值相等、連接成惠斯通電橋的壓敏電阻(20);所述第二壓阻式加速度計(jì)單元(22)包括置于結(jié)構(gòu)層(2)內(nèi)的第二質(zhì)量塊(222)，所述第二質(zhì)量塊(222)通過(guò)四個(gè)第二固支梁(221)與結(jié)構(gòu)層(2)—體構(gòu)成；所述四個(gè)第二固支梁(221)上分別設(shè)有阻值相等、連接成惠斯通電橋的壓敏電阻(20);所述惠斯通電橋分別接入所述CMOS電路。
2.根據(jù)權(quán)利要求I所述的陣列式單芯片集成數(shù)字微加速度計(jì)，其特征在于還包括置于結(jié)構(gòu)層(2)上面、單晶硅材料的蓋板(I)和置于結(jié)構(gòu)層(2)下面的玻璃層(3);所述蓋板(I)的內(nèi)側(cè)面上與第一質(zhì)量塊(212)和第二質(zhì)量塊(222)相對(duì)應(yīng)的地方設(shè)有凹面；所述第一質(zhì)量塊(212)和第二質(zhì)量塊(222)的厚度均小于結(jié)構(gòu)層(2)的厚度、且第一質(zhì)量塊(212)和第二質(zhì)量塊(222)對(duì)應(yīng)的玻璃層(3)上分別設(shè)有金屬電極(31);所述玻璃層(3)上設(shè)有兩個(gè)壓焊點(diǎn)(33)，所述金屬電極(31)分別通過(guò)金屬引線(xiàn)(32)與相應(yīng)的壓焊點(diǎn)(33)連接；所述結(jié)構(gòu)層(2)的下面對(duì)應(yīng)于玻璃層上的金屬引線(xiàn)(32)和壓焊點(diǎn)(33)的地方設(shè)有相應(yīng)的槽(23)。
3.根據(jù)權(quán)利要求2所述的陣列式單芯片集成數(shù)字微加速度計(jì)，其特征在于所述蓋板(I)通過(guò)硅-硅直接鍵合エ藝置于結(jié)構(gòu)層(2)上面，所述玻璃層(3)通過(guò)硅-玻璃靜電鍵合エ藝置于結(jié)構(gòu)層(2)下面。
4.根據(jù)權(quán)利要求I或2或3所述的陣列式單芯片集成數(shù)字微加速度計(jì)，其特征在于所述四個(gè)第一固支梁(211)橫向?qū)ΨQ(chēng)分布于第一質(zhì)量塊(212)的兩個(gè)相對(duì)側(cè)面；所述四個(gè)第二固支梁(221)分別分布于第二質(zhì)量塊(222)的四個(gè)側(cè)面。
5.根據(jù)權(quán)利要求4所述的陣列式單芯片集成數(shù)字微加速度計(jì)，其特征在于所述第一壓阻式加速度計(jì)單元(21)的量程為10g，所述第一固支梁(211)的規(guī)格是梁長(zhǎng)700um、梁寬80um、梁厚20um，所述第一質(zhì)量塊(212)的規(guī)格是長(zhǎng)2000um、寬1200um、厚395um ;所述第二壓阻式加速度計(jì)單元(22)的量程為10000g，所述第二固支梁(221)的規(guī)格是梁長(zhǎng)800um、梁寬lOOOum、梁厚20um，所述第二質(zhì)量塊(222)的規(guī)格是長(zhǎng)lOOOum、寬lOOOum、厚395um ;所述蓋板(I)的規(guī)格是長(zhǎng)lOOOOum、寬lOOOOum、高320um，蓋板(I)內(nèi)側(cè)面上的凹面的規(guī)格是長(zhǎng)8000um、寬8000um、深50um。
6.根據(jù)權(quán)利要求5所述的陣列式單芯片集成數(shù)字微加速度計(jì)，其特征在于所述第一質(zhì)量塊(212)在其左右兩面分別延伸出増加的部分而呈十字結(jié)構(gòu)，所述增加的部分的規(guī)格是長(zhǎng) 1240um、寬 500um、厚 395um。
7.根據(jù)權(quán)利要求5所述的陣列式單芯片集成數(shù)字微加速度計(jì)，其特征在于所述每個(gè)第一固支梁(211)上沿其長(zhǎng)度方向設(shè)有兩個(gè)壓敏電阻(20)。
8.根據(jù)權(quán)利要求6所述的陣列式單芯片集成數(shù)字微加速度計(jì)，其特征在于所述每個(gè)第一固支梁(211)上沿其長(zhǎng)度方向設(shè)有兩個(gè)壓敏電阻(20)。
9.根據(jù)權(quán)利要求8所述的陣列式單芯片集成數(shù)字微加速度計(jì)，其特征在于所述CMOS電路的第一級(jí)采用低噪聲低失調(diào)前端運(yùn)算放大器，第二級(jí)采用有源低通濾波電路，第三級(jí)采用低噪聲高増益運(yùn)算放大器。
10.根據(jù)權(quán)利要求9所述的陣列式單芯片集成數(shù)字微加速度計(jì)，其特征在于所述CMOS電路通過(guò)CMOS集成電路エ藝集成在結(jié)構(gòu)層(2)上；所述第一壓阻式加速度計(jì)單元(21)和第二壓阻式加速度計(jì)單元(22 )通過(guò)硅微機(jī)械加工技術(shù)集成在結(jié)構(gòu)層(2 )上；所述壓敏電阻(20)通過(guò)離子注入方法制作在第一固支梁(211)和第二固支梁(221)上。
全文摘要
本發(fā)明涉及微加速度計(jì)，具體為一種陣列式單芯片集成數(shù)字微加速度計(jì)，解決了現(xiàn)有的加速度傳感器體積大，現(xiàn)有的加速度計(jì)單元達(dá)不到滿(mǎn)量程輸出、固支梁的根部易斷裂、高低量程的加速度計(jì)達(dá)不到優(yōu)化配置的技術(shù)問(wèn)題。一種陣列式單芯片集成數(shù)字微加速度計(jì)，包括單晶硅材料的結(jié)構(gòu)層(2)；所述結(jié)構(gòu)層(2)分為左右兩部分，所述結(jié)構(gòu)層(2)右面的上下兩部分分別集成有不同量程的第一壓阻式加速度計(jì)單元(21)和第二壓阻式加速度計(jì)單元(22)；結(jié)構(gòu)層(2)左面集成有對(duì)第一、二壓阻式加速度計(jì)單元(21、22)的輸出信號(hào)進(jìn)行放大濾波處理的CMOS電路。本發(fā)明將加速度計(jì)陣列單元與信號(hào)處理電路集成到一塊芯片上，實(shí)現(xiàn)了微型化和集成化。
文檔編號(hào)G01P15/12GK102866262SQ20121033690
公開(kāi)日2013年1月9日 申請(qǐng)日期2012年9月13日 優(yōu)先權(quán)日2012年9月13日
發(fā)明者郭濤, 鮑愛(ài)達(dá), 馬喜宏, 楊衛(wèi), 李 杰, 張曉明, 石云波, 徐香菊, 朱杰 申請(qǐng)人:中北大學(xué)