專利名稱：用于測(cè)試mosfet的電路的制作方法
技術(shù)領(lǐng)域：
^MM ^ & MOSFET (Metal-Oxide-Semiconductor FieldEffectTransistor，金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的測(cè)試技術(shù)，特別涉及一種用于測(cè)試MOSFET的電路。
背景技術(shù)：
在利用MOSFET設(shè)計(jì)電路時(shí)，通常會(huì)涉及對(duì)MOSFET的選型。而MOSFET的S0A(&ifeOperating Area，安全工作區(qū)域)則是MOSFET選型的關(guān)鍵參數(shù)之一。其中，SOA能夠針對(duì)MOSFET以特定持續(xù)導(dǎo)通時(shí)間工作的情況，反映出該情況下允許流經(jīng)MOSFET的沖擊電流的安全取值范圍、以及該情況下MOSFET的漏源電壓差的安全取值范圍，因此，若無法依據(jù)SOA對(duì)MOSFET準(zhǔn)確選型，就容易導(dǎo)致MOSFET在以特定導(dǎo)通時(shí)間工作時(shí)的沖擊電流和/或漏源電壓差的取值超出安全取值范圍、進(jìn)而導(dǎo)致MOSFET在以特定導(dǎo)通時(shí)間工作時(shí)的溫度驟升甚至燒毀。雖然現(xiàn)有的MOSFET廠商都會(huì)在產(chǎn)品數(shù)據(jù)手冊(cè)(DATASHEET)中都會(huì)提供各款MOSFET的SOA曲線，但DATASHEET中提供的SOA曲線僅僅是針對(duì)MOSFET以幾種特定持續(xù)導(dǎo)通時(shí)間工作的情況、而沒有涵蓋MOSFET以其它導(dǎo)通時(shí)間工作的所有可能的情況。圖1為一種MOSFET的參考SOA曲線的示意圖。如圖1所示，某款MOSFET的DATASHEET中，僅針對(duì)MOSFET以100 μ s、lms、10ms、以及直流導(dǎo)通這四種持續(xù)導(dǎo)通時(shí)間工作的情況，相應(yīng)地給出了四條參考SOA曲線，因此，依據(jù)這四條參考SOA曲線，僅限于針對(duì)該款MOSFET以100 μ s、lms、10ms、以及直流導(dǎo)通這四種持續(xù)導(dǎo)通時(shí)間工作的情況進(jìn)行選型。而如若欲選用該款MOSFET以20ms為持續(xù)導(dǎo)通時(shí)間工作，并選用取值為3A的沖擊電流、取值為50V的漏源電壓，則由于如圖1所示的四條參考SOA曲線中未涵蓋該款MOSFET以20ms為持續(xù)導(dǎo)通時(shí)間工作的情況，因而無法確定沖擊電流的取值3A和漏源電壓差的50V是否處于該款MOSFET的安全取值范圍內(nèi)。為此，對(duì)于參考SOA曲線中未涵蓋的MOSFET以其它導(dǎo)通時(shí)間工作的情況，可以利用專業(yè)檢測(cè)設(shè)備測(cè)試出在該情況下的處于SOA內(nèi)的沖擊電流和漏源電壓差的取值。但由于專業(yè)檢測(cè)設(shè)備的成本過高、不適用于普通用戶，因而現(xiàn)有技術(shù)中提供了一種簡易的低成本電路來實(shí)現(xiàn)上述測(cè)試。圖2為現(xiàn)有技術(shù)中用于測(cè)試MOSFET的電路結(jié)構(gòu)示意圖。如圖2所示，以待測(cè)試的MOSFET 為 NM0SFET (N-Mental-Oxide-Semiconductor FieldEffect Transistor, N 型金屬氧化物半導(dǎo)體場效應(yīng)晶體管)為例，該電路包括一 NM0SFET，其柵極G通過一電阻R連接脈沖信號(hào)輸入端、漏極D通過一電感L連接電源正極、源極S接地；以及，一穩(wěn)壓管Z，其連接在NM0SFET的漏極D與地之間。當(dāng)脈沖信號(hào)輸入端所接收到的脈沖信號(hào)的上升沿到來時(shí)，只要脈沖信號(hào)的高電平電壓能夠使NM0SFET的柵極G與源極S之間的柵源電壓差Vgs大于導(dǎo)通電壓，即可使NM0SFET導(dǎo)通、并使NM0SFET的漏極D與源極S之間形成沖擊電流Ids;并且此時(shí)，穩(wěn)壓管Z可將NM0SFET的漏極D電壓穩(wěn)定在某一電壓值，并以此產(chǎn)生NM0SFET的漏極D與源極S之間的漏
源電壓差Vds。而當(dāng)脈沖信號(hào)的下降沿到來時(shí)，只要脈沖信號(hào)的低電平電壓能夠使NM0SFET的柵極G與源極S之間產(chǎn)生大于導(dǎo)通電壓的電壓差Ves小于導(dǎo)通電壓，即可使NM0SFET關(guān)閉。也就是說，只要選定脈沖信號(hào)的脈寬，即可確定NM0SFET的持續(xù)工作時(shí)間；只要選定脈沖信號(hào)的電壓幅度，即可確定柵源電壓差Ves的大小、進(jìn)而確定沖擊電流Ids的取值；以及，利用穩(wěn)壓管Z可以確定漏源電壓差Vds的取值。從而，對(duì)于MOSFET以任意導(dǎo)通時(shí)間工作的情況，均可以先設(shè)定對(duì)應(yīng)的脈寬，然后，再基于該脈寬調(diào)整電壓幅度和穩(wěn)壓管ζ即可產(chǎn)生沖擊電流Ids和漏源電壓差Vds的任意取值，因而利用所產(chǎn)生的產(chǎn)生沖擊電流Ids和漏源電壓差Vds的每一取值是否會(huì)導(dǎo)致MOSFET溫度驟升甚至燒毀，即可確定該取值是否處于該情況下的SOA內(nèi)。進(jìn)而，如若測(cè)試出處于該情況下的SOA內(nèi)的沖擊電流Ids和漏源電壓差Vds的所有取值，即可得到該情況下的完整SOA曲線。如圖2所示的電路雖然能夠針對(duì)MOSFET以任意導(dǎo)通時(shí)間工作的情況，測(cè)試出對(duì)應(yīng)的SOA內(nèi)的沖擊電流Ids和漏源電壓差Vds的取值，但是，該電路缺存在如下缺陷1、脈沖信號(hào)的電壓幅度通過控制柵源電壓差Ves的大小來調(diào)節(jié)MOSFET的導(dǎo)通程度、進(jìn)而通過對(duì)導(dǎo)通程度的調(diào)節(jié)來間接控制沖擊電流Ids的大小，但由于電路中各種因素的影響，由脈沖信號(hào)的電壓幅度所調(diào)節(jié)的導(dǎo)通程度并不能夠準(zhǔn)確地控制沖擊電流Ids的大??；2、穩(wěn)壓管Z用來確定漏源電壓差Vds的取值，但對(duì)于希望產(chǎn)生的漏源電壓差Vds的不同取值，需要相應(yīng)地更換穩(wěn)壓管Z。

實(shí)用新型內(nèi)容有鑒于此，本實(shí)用新型提供一種用于測(cè)試MOSFET的電路。本實(shí)用新型提供的一種用于測(cè)試MOSFET的電路，待測(cè)試的MOSFET為NM0SFET，且該電路包括可調(diào)接電壓的電壓源，其在測(cè)試時(shí)連接待測(cè)試NM0SFET的漏極；第一電阻，其一端接地、另一端在測(cè)試時(shí)連接待測(cè)試NM0SFET的源極；可調(diào)節(jié)脈沖信號(hào)的脈寬和幅度的脈沖發(fā)生器；運(yùn)算放大器，其正輸入端連接所述脈沖發(fā)生器、負(fù)輸入端在測(cè)試時(shí)連接待測(cè)試NM0SFET的源極、輸出端在測(cè)試時(shí)連接待測(cè)試NM0SFET的柵極；其中，在所述脈沖發(fā)生器于測(cè)試時(shí)產(chǎn)生的脈沖信號(hào)的高電平期間，輸出端輸出的電壓信號(hào)使待測(cè)試NM0SFET導(dǎo)通、并驅(qū)使待測(cè)試NM0SFET的源極電壓與脈沖信號(hào)的高電平電壓一致；在所述脈沖發(fā)生器于測(cè)試時(shí)產(chǎn)生的脈沖信號(hào)的低電平期間，輸出端輸出的電壓信號(hào)使待測(cè)試NM0SFET關(guān)閉。進(jìn)一步包括第二電阻，其串聯(lián)在所述運(yùn)算放大器的輸出端與地之間。進(jìn)一步包括電容，其連接在所述運(yùn)算放大器的輸出端與負(fù)輸入端之間。進(jìn)一步包括第三電阻，其連接在所述運(yùn)算放大器的正輸入端與地之間。本實(shí)用新型提供的另一種用于測(cè)試MOSFET的電路，待測(cè)試的MOSFET為PM0SFET，且該電路包括可調(diào)接電壓的電壓源，其在測(cè)試時(shí)連接待測(cè)試PM0SFET的源極；[0025]第一電阻，其一端接地、另一端在測(cè)試時(shí)連接待測(cè)試PM0SFET的漏極；可調(diào)節(jié)脈沖信號(hào)的脈寬和幅度的脈沖發(fā)生器；運(yùn)算放大器，其負(fù)輸入端連接所述脈沖發(fā)生器、正輸入端在測(cè)試時(shí)連接待測(cè)試PM0SFET的漏極、輸出端在測(cè)試時(shí)連接待測(cè)試PM0SFET的柵極；其中，在所述脈沖發(fā)生器于測(cè)試時(shí)產(chǎn)生的脈沖信號(hào)的高電平期間，輸出端輸出的電壓信號(hào)使待測(cè)試PM0SFET導(dǎo)通、并驅(qū)使待測(cè)試PM0SFET的漏極電壓與脈沖信號(hào)的高電平電壓一致；在所述脈沖發(fā)生器于測(cè)試時(shí)產(chǎn)生的脈沖信號(hào)的低電平期間，輸出端輸出的電壓信號(hào)使待測(cè)試PM0SFET關(guān)閉。進(jìn)一步包括第二電阻，其串聯(lián)在所述運(yùn)算放大器的輸出端與地之間。進(jìn)一步包括電容，其連接在所述運(yùn)算放大器的輸出端與正輸入端之間。進(jìn)一步包括第三電阻，其連接在所述運(yùn)算放大器的負(fù)輸入端與地之間。如上可見，在本實(shí)用新型中，沖擊電流是通過將NM0SFET的源極電壓或者PM0SFET的漏極電壓施加在第一電阻兩端來確定的，并且，本實(shí)施例利用運(yùn)算放大器來調(diào)節(jié)NMOSFET或者PM0SFET的導(dǎo)通程度、以確保NMOSFET的源極電壓或者PM0SFET的漏極電壓與脈沖信號(hào)高電平期間的電壓一致，因而就相當(dāng)于將脈沖信號(hào)高電平期間的電壓施加在第一電阻兩端，從而能夠使得沖擊電流準(zhǔn)確地受控于脈沖信號(hào)高電平期間的電壓，相比于現(xiàn)有技術(shù)中通過調(diào)節(jié)MOSFET的導(dǎo)通程度來直接控制沖擊電流的方式能夠提高對(duì)沖擊電流的控制精度；本實(shí)用新型還利用可調(diào)節(jié)電壓的電壓源來變更漏源電壓差，從而無需再針對(duì)漏源電壓差的不同取值而相應(yīng)地更換穩(wěn)壓管。而且，本實(shí)用新型所提供的用于測(cè)試MOSFET的電路還具有成本低、使用簡單等優(yōu)點(diǎn)。

圖1為一種MOSFET的參考SOA曲線的示意圖；圖2為現(xiàn)有技術(shù)中用于測(cè)試MOSFET的電路在測(cè)試時(shí)的結(jié)構(gòu)示意圖；圖3為本實(shí)用新型實(shí)施例一中用于測(cè)試MOSFET的電路在測(cè)試時(shí)的結(jié)構(gòu)示意圖；圖4為本實(shí)用新型實(shí)施例一中的電路針對(duì)一種MOSFET得到的測(cè)試結(jié)果與該MOSFET的參考SOA曲線的比對(duì)示意圖；圖5為本實(shí)用新型實(shí)施例二中用于測(cè)試MOSFET的電路在測(cè)試時(shí)的結(jié)構(gòu)示意圖。
具體實(shí)施方式
為使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例，對(duì)本實(shí)用新型進(jìn)一步詳細(xì)說明。實(shí)施例一圖3為本實(shí)用新型實(shí)施例一中用于測(cè)試MOSFET的電路在測(cè)試時(shí)的結(jié)構(gòu)示意圖。如圖3所示，本實(shí)施例中以待測(cè)的MOSFET為NMOSFET為例，且本實(shí)施例中用于測(cè)試MOSFET的電路包括可調(diào)接電壓的電壓源(圖3中僅示例性地示出了由該電壓源提供的電壓VDD0)，其在測(cè)試時(shí)連接待測(cè)試NMOSFET的漏極D，用以向待測(cè)試NMOSFET的漏極D提供預(yù)先被設(shè)定為任意特定值的電壓VDD0、并在漏極D形成與該電壓VDDO相等的漏極電壓VD。電阻R1，其在測(cè)試時(shí)串聯(lián)在待測(cè)試NMOSFET的源極S與地之間，即其一端接地、另一端在測(cè)試時(shí)連接待測(cè)試NM0SFET的源極S，用以在待測(cè)試NM0SFET導(dǎo)通時(shí)在源極S形成源極電壓Vs?？烧{(diào)節(jié)脈沖信號(hào)的脈寬和幅度的脈沖發(fā)生器(圖3中僅示例性地示出了由該脈沖發(fā)生器產(chǎn)生的脈沖信號(hào))，用以在測(cè)試時(shí)產(chǎn)生脈寬和幅度被預(yù)先設(shè)定為任意特定值的脈沖信號(hào)。運(yùn)算放大器A，其在測(cè)試時(shí)被另一電壓源提供的工作電壓VDDl驅(qū)動(dòng)，該運(yùn)算放大器A還具有正輸入端h+、負(fù)輸入端h_、以及輸出端Out，其中正輸入端In+連接上述脈沖發(fā)生器，用以在測(cè)試時(shí)接收脈沖發(fā)生器產(chǎn)生的脈沖信號(hào)；負(fù)輸入端化_在測(cè)試時(shí)連接待測(cè)試NM0SFET的源極S，用以在測(cè)試時(shí)接收從待測(cè)試NM0SFET的源極S反饋而來的源極電壓Vs ；輸出端Out在測(cè)試時(shí)連接待測(cè)試NM0SFET的柵極G，用以在測(cè)試時(shí)依據(jù)脈沖信號(hào)的電壓Vln和源極電壓Vs而向待測(cè)試NM0SFET的柵極G輸出電壓信號(hào)，從而在測(cè)試時(shí)在柵極G形成柵極電壓\。在脈沖發(fā)生器于測(cè)試時(shí)產(chǎn)生的脈沖信號(hào)的高電平期間輸出端Out輸出的電壓信號(hào)使柵極G形成的柵極電壓Ve升高至一特定的高電壓值，以使待測(cè)試NM0SFET的柵極G與源極S之間的柵源電壓差Ves大于等于待測(cè)試NM0SFET的導(dǎo)通電壓，從而將NM0SFET導(dǎo)通、并在源極S產(chǎn)生了源極電壓Vs ；進(jìn)而，由于運(yùn)算放大器A的負(fù)輸入端的阻抗可以看作無窮大、即沖擊電流Ids不會(huì)流向運(yùn)算放大器A的負(fù)輸入端L·!-，因而就能夠由源極電壓Vs與電阻Rl確定出流經(jīng)待測(cè)試NM0SFET的沖擊電流Ids的大??；同時(shí)，由于輸出端Out輸出的電壓信號(hào)的產(chǎn)生不僅僅依據(jù)脈沖信號(hào)在高電平期間的電壓Vln、而是同時(shí)考慮到了脈沖信號(hào)在高電平期間的電壓Vln和源極電壓Vs之間的差異，因而該電壓信號(hào)還能夠通過調(diào)節(jié)柵極電壓而Ve驅(qū)使待測(cè)試NM0SFET的源極電壓Vs與脈沖信號(hào)高電平期間的電壓Vln —致，從而利用脈沖信號(hào)高電平期間的電壓Vln即可準(zhǔn)確地控制沖擊電流Ids的大小；并且，由可調(diào)接電壓的電壓源的電壓VDDO所確定的漏極電壓Vd與受控于電壓Vln的源極電壓Vs之間的漏源電壓差Vds也可以確定；如果在脈沖信號(hào)的高電平期間產(chǎn)生的沖擊電流Ids和/或漏源電壓差Vds使待測(cè)試NM0SFET燒毀，則源極電壓Vs就會(huì)變?yōu)榭烧{(diào)接電壓的電壓源提供的電壓VDD0，此時(shí)，即可認(rèn)定當(dāng)前產(chǎn)生的沖擊電流Ids和/或漏源電壓差Vds大小位于SOA之外。在脈沖發(fā)生器于測(cè)試時(shí)產(chǎn)生的脈沖信號(hào)的低電平期間輸出端Out輸出的電壓信號(hào)使柵極G形成的柵極電壓Ve降低至一特定的低電壓值，能夠使待測(cè)試NM0SFET的柵源電壓差Ves小于待測(cè)試NM0SFET的導(dǎo)通電壓，從而將NM0SFET關(guān)閉、使源極電壓Vs和電阻Rl所確定的沖擊電流Ids消失。如上可見，本實(shí)施例所提供的電路中，可以通過選定脈沖信號(hào)的脈寬來確定NM0SFET的持續(xù)工作時(shí)間，并且通過選定脈沖信號(hào)的電壓幅度來確定沖擊電流Ids的取值，以及，利用可調(diào)接電壓的電壓源VDDO來確定漏源電壓差Vds的取值。而且[0057]本實(shí)施例中的沖擊電流Ids的取值是通過將源極電壓Vs施加在電阻Rl兩端來確定的，并且，本實(shí)施例利用運(yùn)算放大器A來調(diào)節(jié)NM0SFET的導(dǎo)通程度、以確保源極電壓Vs與脈沖信號(hào)高電平期間的電壓Vln —致，因而就相當(dāng)于將脈沖信號(hào)高電平期間的電壓Vln施加在電阻Rl兩端，從而能夠使得沖擊電流Ids的取值準(zhǔn)確地受控于脈沖信號(hào)高電平期間的電壓Vln，相比于現(xiàn)有技術(shù)中通過調(diào)節(jié)MOSFET的導(dǎo)通程度來直接控制沖擊電流Ids的方式，能夠提高對(duì)沖擊電流Ids的控制精度；由于本實(shí)施例還利用了可調(diào)節(jié)電壓的電壓源VDDO來變更漏源電壓差Vds，從而無需再針對(duì)漏源電壓差Vds的不同取值而相應(yīng)地更換穩(wěn)壓管。待測(cè)試NM0SFET的導(dǎo)通和關(guān)閉是隨著脈沖信號(hào)交替的高電平和低電平而切換的，因而為了使待測(cè)試NM0SFET的導(dǎo)通和關(guān)閉的切換能夠與脈沖信號(hào)盡可能同步，本實(shí)施例所提供的電路中可以進(jìn)一步包括電阻R2，其串聯(lián)在待測(cè)試NM0SFET的柵極G與地之間，用以在脈沖信號(hào)由高電平跳變至低電平的下降沿到來時(shí)使柵極G的電荷加速泄放、以使柵極電壓\盡快降低至用于關(guān)閉NM0SFET的上述特定的低電壓值，從而避免柵極電壓Ve無法及時(shí)使待測(cè)試NM0SFET的柵源電壓差Vgs恢復(fù)為可關(guān)閉NM0SFET的狀態(tài)。為了提高沖擊電流Ids的信號(hào)質(zhì)量，本實(shí)施例所提供的電路中可以進(jìn)一步包括電容C0，其連接在運(yùn)算放大器A的輸出端Out與負(fù)輸入端In-之間，用以調(diào)節(jié)反饋回路的積分常數(shù)。為了避免在電路上電時(shí)由于瞬時(shí)電壓而導(dǎo)致待測(cè)試NM0SFET被誤開啟甚至燒毀，本實(shí)施例所提供的電路中可以進(jìn)一步包括電阻R3，其連接在運(yùn)算放大器A的正輸入端In+與地之間，用以在電路上電時(shí)將運(yùn)算放大器A的正輸入端In+拉低、以確保在待測(cè)試NM0SFET的初始狀態(tài)保持在關(guān)閉狀態(tài)。此外，本實(shí)施例中用于測(cè)試MOSFET的電路不但能夠針對(duì)參考SOA曲線中未涵蓋的情況測(cè)試出SOA內(nèi)的沖擊電流Ids和漏源電壓差Vds，還能夠用來修正DATASHEET中提供的參考SOA曲線。圖4為本實(shí)用新型實(shí)施例一中的電路針對(duì)一種MOSFET得到的測(cè)試結(jié)果與該MOSFET的參考SOA曲線的比對(duì)示意圖。如圖4所示，某款MOSFET的DATASHEET中，針對(duì)MOSFET以100 μ s、lms、以及IOms這三種持續(xù)導(dǎo)通時(shí)間工作的情況，相應(yīng)地給出了三條參考SOA曲線。利用本實(shí)施例中的電路就能夠測(cè)試出除100 μ s、lms、以及IOms之外的以其他持續(xù)導(dǎo)通工作的情況下的SOA曲線。而且，對(duì)于MOSFET以IOms持續(xù)導(dǎo)通時(shí)間工作的情況，該參考SOA曲線中對(duì)應(yīng)的沖擊電流Ids的上限取值為3A，但利用本實(shí)施例中的電路測(cè)試出的上限取值可以達(dá)到7A。由此可見，參考SOA曲線所反映出的沖擊電流Ids和漏源電壓差Vds的上限取值通常比較保守，并且限制了 MOSFET的選型，而利用本實(shí)施例中的電路即可修正參考SOA曲線、以避免MOSFET的選型受到參考SOA曲線的保守限制。實(shí)施例二圖5為本實(shí)用新型實(shí)施例二中用于測(cè)試MOSFET的電路在測(cè)試時(shí)的結(jié)構(gòu)示意圖。如圖5所示，本實(shí)施例中以待測(cè)的MOSFET為PM0SFET為例，且本實(shí)施例中用于測(cè)試MOSFET的電路包括
7[0068]可調(diào)接電壓的電壓源(圖5中僅示例性地示出了由該電壓源提供的電壓VDD0)，其在測(cè)試時(shí)連接待測(cè)試PM0SFET的源極S，用以向待測(cè)試PM0SFET的源極S提供預(yù)先被設(shè)定為任意特定值的電壓VDD0、并在源極S形成與該電壓VDDO相等的源極電壓\。電阻R1，其串聯(lián)在待測(cè)試PM0SFET的漏極D與地之間，即其一端接地、另一端在測(cè)試時(shí)連接待測(cè)試PM0SFET的漏極D，用以在待測(cè)試PM0SFET導(dǎo)通時(shí)在漏極D形成漏極電壓VD?？烧{(diào)節(jié)脈沖信號(hào)的脈寬和幅度的脈沖發(fā)生器(圖5中僅示例性地示出了由該脈沖發(fā)生器產(chǎn)生的脈沖信號(hào))，用以在測(cè)試時(shí)產(chǎn)生脈寬和幅度被預(yù)先設(shè)定為任意特定值的脈沖信號(hào)。運(yùn)算放大器A，其在測(cè)試時(shí)被另一電壓源提供的工作電壓VDDl驅(qū)動(dòng)，該運(yùn)算放大器A還具有正輸入端h+、負(fù)輸入端h_、以及輸出端Out，其中正輸入端化+在測(cè)試時(shí)連接待測(cè)試PM0SFET的漏極D，用以在測(cè)試時(shí)接收從待測(cè)試PM0SFET的漏極D反饋而來的漏極電壓Vd ；負(fù)輸入端In-連接上述脈沖發(fā)生器，用以在測(cè)試時(shí)接收脈沖發(fā)生器產(chǎn)生的脈沖信號(hào)；輸出端Out在測(cè)試時(shí)連接待測(cè)試PM0SFET的柵極G，用以在測(cè)試時(shí)依據(jù)脈沖信號(hào)的電壓Vln和源極電壓Vs而向待測(cè)試PM0SFET的柵極G輸出電壓信號(hào)，從而在測(cè)試時(shí)在柵極G形成柵極電壓\。在脈沖發(fā)生器于測(cè)試時(shí)產(chǎn)生的脈沖信號(hào)的高電平期間輸出端Out輸出的電壓信號(hào)使柵極G形成柵極電壓Ve降低至一特定的低電壓值，以使待測(cè)試PM0SFET的柵極G與源極S之間的柵源電壓差Ves(該柵源電壓差Ves此時(shí)為負(fù)值)小于等于待測(cè)試PM0SFET的導(dǎo)通電壓(該導(dǎo)通電壓也為負(fù)值)，從而將PM0SFET導(dǎo)通、并在漏極D形成漏極電壓Vd ；進(jìn)而，由于運(yùn)算放大器A的正輸入端h+的阻抗可以看作無窮大、即沖擊電流Isd (沖擊電流Isd =沖擊電流Ids的負(fù)值)不會(huì)流向運(yùn)算放大器A的正輸入端h+，因而就能夠由漏極電壓Vd與電阻Rl確定出流經(jīng)待測(cè)試PM0SFET的沖擊電流Isd的大?。煌瑫r(shí)，由于輸出端Out輸出的電壓信號(hào)的產(chǎn)生不僅僅依據(jù)脈沖信號(hào)在高電平期間的電壓Vln、而是同時(shí)考慮到了脈沖信號(hào)在高電平期間的電壓Vln和漏極電壓Vd之間的差異，因而該電壓信號(hào)還能夠通過調(diào)節(jié)柵極電壓\而驅(qū)使待測(cè)試PM0SFET的漏極電壓Vd與脈沖信號(hào)高電平期間的電壓Vln —致，從而利用脈沖信號(hào)高電平期間的電壓Vln即可準(zhǔn)確地控制沖擊電流Isd的大??；并且，由可調(diào)接電壓的電壓源的電壓VDDO所確定的源極電壓Vs與受控于電壓Vln的漏極電壓Vd之間的源漏電壓差Vsd(源漏電壓差Vsd =漏源電壓差Vds的負(fù)值)也可以確定；如果在脈沖信號(hào)的高電平期間產(chǎn)生的沖擊電流1%和/或源漏電壓差Vsd使待測(cè)試PM0SFET燒毀，則漏極電壓Vd就會(huì)變?yōu)榭烧{(diào)接電壓的電壓源提供的電壓VDD0，此時(shí)，即可認(rèn)定當(dāng)前的沖擊電流Ids和/或漏源電壓差Vds大小位于SOA之外。在脈沖發(fā)生器于測(cè)試時(shí)產(chǎn)生的脈沖信號(hào)的低電平期間輸出端Out輸出的電壓信號(hào)使柵極G形成的柵極電壓\升高至一特定的高電壓值，以使待測(cè)試PM0SFET的柵源電壓差Ves(該柵源電壓差Ves此時(shí)可以為負(fù)值、也可以正值)大于待測(cè)試NM0SFET的導(dǎo)通電壓(該導(dǎo)通電壓為負(fù)值)，從而將PM0SFET關(guān)閉、使漏極電壓Vd和電阻Rl所確定的沖擊電流Isd消失。如上可見，本實(shí)施例所提供的電路中，可以通過選定脈沖信號(hào)的脈寬來確定PM0SFET的持續(xù)工作時(shí)間，并且通過選定脈沖信號(hào)的電壓幅度來確定沖擊電流Isd的取值，以及，利用可調(diào)接電壓的電壓源VDDO來確定源漏電壓差Vsd的取值。而且本實(shí)施例中的沖擊電流Ids的取值是通過將漏極電壓Vd施加在電阻Rl兩端來確定的，并且，本實(shí)施例利用運(yùn)算放大器A來調(diào)節(jié)PM0SFET的導(dǎo)通程度、以確保漏極電壓Vd與脈沖信號(hào)高電平期間的電壓Vln —致，因而就相當(dāng)于將脈沖信號(hào)高電平期間的電壓Vln施加在電阻Rl兩端，從而能夠使得沖擊電流Ids的取值準(zhǔn)確地受控于脈沖信號(hào)高電平期間的電壓Vln，相比于現(xiàn)有技術(shù)中通過調(diào)節(jié)MOSFET的導(dǎo)通程度來直接控制沖擊電流Ids的方式，能夠提高對(duì)沖擊電流Ids的控制精度；由于本實(shí)施例還利用了可調(diào)節(jié)電壓的電壓源VDDO來變更漏源電壓差Vds，從而無需再針對(duì)源漏電壓差Vsd的不同取值而相應(yīng)地更換穩(wěn)壓管。待測(cè)試PM0SFET的導(dǎo)通和關(guān)閉是隨著脈沖信號(hào)交替的高電平和低電平而切換的，因而為了使待測(cè)試PM0SFET的導(dǎo)通和關(guān)閉的切換能夠與脈沖信號(hào)盡可能同步，本實(shí)施例所提供的電路中可以進(jìn)一步包括電阻R2，其串聯(lián)在待測(cè)試PM0SFET的柵極G與地之間，用以在脈沖信號(hào)由低電平跳變至高電平的上升沿到來時(shí)使柵極G的電荷加速泄放、以使柵極電壓Ve盡快降低至用于開啟PM0SFET的上述特定低電壓值，從而避免柵極電壓Ve無法及時(shí)使待測(cè)試PM0SFET的柵源電壓差Vgs恢復(fù)為可導(dǎo)通PM0SFET的狀態(tài)。為了提高沖擊電流Isd的信號(hào)質(zhì)量，本實(shí)施例所提供的電路中可以進(jìn)一步包括電容C0，其連接在運(yùn)算放大器A的輸出端Out與正輸入端IN+之間，用以調(diào)節(jié)反饋回路的積分常數(shù)。為了避免在電路上電時(shí)由于瞬時(shí)電壓而導(dǎo)致待測(cè)試PM0SFET被誤開啟甚至燒毀，本實(shí)施例所提供的電路中可以進(jìn)一步包括電阻R3，其連接在運(yùn)算放大器A的負(fù)輸入端In-與地之間，用以在電路上電時(shí)將運(yùn)算放大器A的負(fù)輸入端In-拉低、以確保在待測(cè)試PM0SFET的初始狀態(tài)保持在關(guān)閉狀態(tài)。此外，與實(shí)施例一同理，本實(shí)施例中用于測(cè)試MOSFET的電路不但能夠針對(duì)參考SOA曲線中未涵蓋的情況測(cè)試出SOA內(nèi)的沖擊電流Isd和源漏電壓差Vsd，還能夠用來修正DATASHEET中提供的參考SOA曲線。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型保護(hù)的范圍之內(nèi)。
權(quán)利要求1.一種用于測(cè)試MOSFET的電路，其特征在于，待測(cè)試的MOSFET為NM0SFET，且該電路包括可調(diào)接電壓的電壓源，其在測(cè)試時(shí)連接待測(cè)試NM0SFET的漏極；第一電阻，其一端接地、另一端在測(cè)試時(shí)連接待測(cè)試NM0SFET的源極；可調(diào)節(jié)脈沖信號(hào)的脈寬和幅度的脈沖發(fā)生器；運(yùn)算放大器，其正輸入端連接所述脈沖發(fā)生器、負(fù)輸入端在測(cè)試時(shí)連接待測(cè)試NM0SFET的源極、輸出端在測(cè)試時(shí)連接待測(cè)試NM0SFET的柵極；其中，在所述脈沖發(fā)生器于測(cè)試時(shí)產(chǎn)生的脈沖信號(hào)的高電平期間，輸出端輸出的電壓信號(hào)使待測(cè)試NM0SFET導(dǎo)通、并驅(qū)使待測(cè)試NM0SFET的源極電壓與脈沖信號(hào)的高電平電壓一致；在所述脈沖發(fā)生器于測(cè)試時(shí)產(chǎn)生的脈沖信號(hào)的低電平期間，輸出端輸出的電壓信號(hào)使待測(cè)試NM0SFET關(guān)閉。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，進(jìn)一步包括第二電阻，其串聯(lián)在所述運(yùn)算放大器的輸出端與地之間。
3.根據(jù)權(quán)利要求1或2所述的電路，其特征在于，進(jìn)一步包括電容，其連接在所述運(yùn)算放大器的輸出端與負(fù)輸入端之間。
4.根據(jù)權(quán)利要求1或2所述的電路，其特征在于，進(jìn)一步包括第三電阻，其連接在所述運(yùn)算放大器的正輸入端與地之間。
5.一種用于測(cè)試MOSFET的電路，其特征在于，待測(cè)試的MOSFET為PM0SFET，且該電路包括可調(diào)接電壓的電壓源，其在測(cè)試時(shí)連接待測(cè)試PM0SFET的源極；第一電阻，其一端接地、另一端在測(cè)試時(shí)連接待測(cè)試PM0SFET的漏極；可調(diào)節(jié)脈沖信號(hào)的脈寬和幅度的脈沖發(fā)生器；運(yùn)算放大器，其負(fù)輸入端連接所述脈沖發(fā)生器、正輸入端在測(cè)試時(shí)連接待測(cè)試PM0SFET的漏極、輸出端在測(cè)試時(shí)連接待測(cè)試PM0SFET的柵極；其中，在所述脈沖發(fā)生器于測(cè)試時(shí)產(chǎn)生的脈沖信號(hào)的高電平期間，輸出端輸出的電壓信號(hào)使待測(cè)試PM0SFET導(dǎo)通、并驅(qū)使待測(cè)試PM0SFET的漏極電壓與脈沖信號(hào)的高電平電壓一致；在所述脈沖發(fā)生器于測(cè)試時(shí)產(chǎn)生的脈沖信號(hào)的低電平期間，輸出端輸出的電壓信號(hào)使待測(cè)試PM0SFET關(guān)閉。
6.根據(jù)權(quán)利要求5所述的電路，其特征在于，進(jìn)一步包括第二電阻，其串聯(lián)在所述運(yùn)算放大器的輸出端與地之間。
7.根據(jù)權(quán)利要求5或6所述的電路，其特征在于，進(jìn)一步包括電容，其連接在所述運(yùn)算放大器的輸出端與正輸入端之間。
8.根據(jù)權(quán)利要求5或6所述的電路，其特征在于，進(jìn)一步包括第三電阻，其連接在所述運(yùn)算放大器的負(fù)輸入端與地之間。
專利摘要本實(shí)用新型提供了一種用于測(cè)試MOSFET的電路。在本實(shí)用新型中，沖擊電流是通過將NMOSFET的源極電壓或者PMOSFET的漏極電壓施加在第一電阻兩端來確定的，并且，本實(shí)施例利用運(yùn)算放大器來調(diào)節(jié)NMOSFET或者PMOSFET的導(dǎo)通程度、以確保NMOSFET的源極電壓或者PMOSFET的漏極電壓與脈沖信號(hào)高電平期間的電壓一致，因而就相當(dāng)于將脈沖信號(hào)高電平期間的電壓施加在第一電阻兩端，從而能夠使得沖擊電流準(zhǔn)確地受控于脈沖信號(hào)高電平期間的電壓；本實(shí)用新型還利用可調(diào)節(jié)電壓的電壓源來變更漏源電壓差，從而無需再針對(duì)漏源電壓差的不同取值而相應(yīng)地更換穩(wěn)壓管。
文檔編號(hào)G01R31/26GK202330636SQ20112049702
公開日2012年7月11日 申請(qǐng)日期2011年12月1日 優(yōu)先權(quán)日2011年12月1日
發(fā)明者劉忠黨, 邱衛(wèi)強(qiáng) 申請(qǐng)人:杭州華三通信技術(shù)有限公司